Предлог за уштеду меморијских ресурса у алгоритму коначних разлика у временском домену коришћењем аритметике у блоковском покретном зарезу
Predlog za uštedu memorijskih resursa u algoritmu konačnih razlika u vremenskom domenu korišćenjem aritmetike u blokovskom pokretnom zarezu
Докторанд
Pijetlović, StefanМентор
Kaštelan, IvanЧланови комисије
Teslić, NikolaPopović, Miroslav
Pjevalica, Nebojša
Vranješ, Mario
Kaštelan, Ivan
Метаподаци
Приказ свих података о дисертацијиСажетак
Докторска теза анализира предлог за уштеду меморијских ресурса у меморијски интензвином алгоритму. Предмет истраживања је проналажење решења које би услед ефикаснијег руковања меморијом имало и мању потрошњу исте што би резултовало ефикаснијим системом и решењем. Резултат истраживања је симулација која потрвђује хипотезу, као и физичка имплементација која проверава исправност концепта.
Doktorska teza analizira predlog za uštedu memorijskih resursa u memorijski intenzvinom algoritmu. Predmet istraživanja je pronalaženje rešenja koje bi usled efikasnijeg rukovanja memorijom imalo i manju potrošnju iste što bi rezultovalo efikasnijim sistemom i rešenjem. Rezultat istraživanja je simulacija koja potrvđuje hipotezu, kao i fizička implementacija koja proverava ispravnost koncepta.
PhD thesis analyzes a proposal for improving memory bandwidth in a memory intense algorithm. The purpose of the study is to find a more effective and efficient solution which would use less memory for the same algorithm and thus have better performance. The result of the study is a simulation model which proves the hypothesis as well as a hardware implementation on an FPGA development board which acts as a proof of concept.