



Univerzitet u Novom Sadu
Tehnički Fakultet „Mihajlo Pupin“
Zrenjanin



**METODE I POSTUPCI UBRZAVANJA OPERACIJA I
UPITA U VELIKIM SISTEMIMA BAZA I SKLADIŠTA
PODATAKA (BIG DATA SISTEMI)**

**THE METHODS AND PROCEDURES FOR
ACCELERATING OPERATIONS AND QUERIES IN LARGE
DATABASE SYSTEMS AND DATA WAREHOUSES (BIG
DATA SYSTEMS)**

- DOKTORSKA DISERTACIJA -

kandidat
Mr Jovan Ivković

Zrenjanin, 2016. godina



Univerzitet u Novom Sadu
Tehnički Fakultet „Mihajlo Pupin“
Zrenjanin



**METODE I POSTUPCI UBRZAVANJA OPERACIJA I
UPITA U VELIKIM SISTEMIMA BAZA I SKLADIŠTA
PODATAKA (BIG DATA SISTEMI)**

**THE METHODS AND PROCEDURES FOR
ACCELERATING OPERATIONS AND QUERIES IN LARGE
DATABASE SYSTEMS AND DATA WAREHOUSES (BIG
DATA SYSTEMS)**

- DOKTORSKA DISERTACIJA -

mentor
Prof. dr Biljana Radulović

kandidat
Mr Jovan Ivković

Zrenjanin, 2016. godina

UNIVERZITET U NOVOM SADU
TEHNIČKI FAKULTET „MIHAJLO PUPIN“
ZRENJANIN

KLJUČNA DOKUMENTACIJSKA INFORMACIJA

Redni broj: RBR	
Identifikacioni broj: IBR	
Tip dokumentacije: TD	Monografska dokumentacija
Tip zapisa: TZ	Tekstualni štampani materijal
Vrsta rada (dipl., mag., dokt.): VR	Doktorska disertacija
Ime i prezime autora: AU	Mr Jovan Ivković
Mentor (titula, ime, prezime, zvanje): MN	Prof. dr Biljana Radulović, redovni profesor
Naslov rada: NR	„Metode i postupci ubrzanja operacija i upita u velikim sistemima baza i skladišta podataka (Big Data sistemi)“
Jezik publikacije: JP	Srpski
Jezik izvoda: JI	Srp. / Eng.
Zemlja publikovanja: ZP	Republika Srbija
Uže geografsko područje: UGP	AP Vojvodina
Godina: GO	2016. godina
Izdavač: IZ	Autorski reprint
Mesto i adresa: MA	Tehnički fakultet „Mihajlo Pupin“, Đure Đakovića bb, 23000 Zrenjanin, Republika Srbija
Fizički opis rada: FO	Broj poglavlja: 8 Broj stranica: 187 Broj slika (ilustracija):79 Broj tabela:13 Broj referenci: 157
Naučna oblast: NO	Informacione tehnologije

Naučna disciplina: ND	Informacioni sistemi, računarske mreže, arhitektura informacionih sistema
Predmetna odrednica, ključne reči: PO	Informacioni sistemi, baze i skladišta podataka, računarski sistemi, računarske mreže, senzorske mreže i internet stvari („Internet of things“), softverska arhitektura masovno paralelizovanih sistema, generalno programabilni grafički akceleratori, mikrokontroleri i senzorski sistemi, istorijski razvoj računarskih sistema i baza podataka, arhitektura „BigData“ računarskih sistema, Cloud Computing, infrastruktura računarskih mreža.
UDK	
Čuva se: ČU	U biblioteci Tehničkog fakulteta „Mihajlo Pupin“ u Zrenjaninu, Đure Đakovića bb, 23000 Zrenjanin, Republika Srbija
Važna napomena: VN	
Izvod: IZ	<p>Predmet istraživanja ove doktorske disertacije je mogućnost uspostavljanja modela Big Data sistema sa pripadajućom softversko – hardverskom arhitekturom za podršku senzorskim mrežama i IoT uređajima. Razvijeni model počiva na energetske efikasnim, heterogenim, masovno paralelizovanim SoC hardverskim platformama, uz podršku softverske aplikativne arhitekture (poput OpenCL) za unifikovan rad.</p> <p>Pored aktuelnih hardverskih, softverskih i mrežnih računarskih tehnologija i arhitektura namenjenih za rad podkomponenata modelovanog sistema u radu je predstavljen istorijski osvrt na njihov razvoj. Time je naglašena tendencija cikličnog kretanja konceptijskih paradigmi računarstva, kroz svojevrstne ere centralizacije – decentralizacije computinga. U radu su predstavljene tehnologije i metode za ubrzavanje operacija u bazama i skladištima podataka. Istražene su mogućnosti za bolju pripremu Big Data informacionih sistema koji treba da zadovolje potrebe novo najavljene informatičke revolucije opšte primene računarstva tzv. Ubiquitous computing-a i Interneta stvari (IoT).</p>
Datum prihvatanja teme od strane NN veća: DP	_____

Datum odbrane: DO	
Članovi komisije: (ime i prezime / titula / zvanje / naziv organizacije / status) KO	<p>član - predsednik: Doc. dr Dalibor Dobrilović, docent, Univerzitet u Novom Sadu, Tehnički fakultet „Mihajlo Pupin“, Zrenjanin</p> <p>član: Doc. dr Zoltan Kazi, docent, Univerzitet u Novom Sadu, Tehnički fakultet „Mihajlo Pupin“, Zrenjanin</p> <p>član: Doc. dr Eleonora Brtka, docent, Univerzitet u Novom Sadu, Tehnički fakultet „Mihajlo Pupin“, Zrenjanin</p> <p>član: Prof. Dr Alempije Veljović, redovni profesor, Univerzitet u Kragujevcu, Fakultet tehničkih nauka, Čačak</p> <p>član – mentor: Prof. dr Biljana Radulović, redovni profesor, Univerzitet u Novom Sadu, Tehnički fakultet „Mihajlo Pupin“, Zrenjanin</p>

UNIVERSITY OF NOVI SAD
 TECHNICAL FACULTY „MIHAILO PUPIN“
 ZRENJANIN

Key Words Documentation

Accession number: ANO	
Identification number: INO	
Document type: DT	Monograph documentation
Type of record: TR	Textual printed material
Contents code: CC	Doctoral disertation
Author: AU	Jovan Ivković, Magister of tehcnical science
Mentor: MN	Biljana Radulović, Ph.D, Full (regular) professor at the Tehnical Faculty "Mihajlo Pupin" Zrenjanin
Title: TI	"The methods and procedures for accelerating operations and queries in large database systems and data warehouses (Big Data Systems)"
Language of text: LT	Serbian
Language of abstract: LA	eng. / serb.
Country of publication: CP	Republic of Serbia
Locality of publication: LP	AP Vojvodina
Publication year: PY	2016
Publisher: PU	The author's reprint
Publication place: PP	Tehcnical faculty "Mihajlo Pupin", Đure Đakovića bb, 23000 Zrenjanin, Republic od Serbia
Physical description: PD	Number of chapters: 8 Number of pages:187 Number of ilustrations:79 Number of tables:13 Number of references: 157
Scientific field SF	Information tehcnologies

Scientific discipline SD	Information systems, computer networks computer systems architecture
Subject, Key words SKW	Computer systems, information systems, Data Base and Data Warehouses, computer networks, Internet of Things and sensor networks, software architecture of massive parallelized systems, General-Purpose Computation on Graphics Processing Unit, microcontrollers and sensor networks, historical development of computer and Data Base systems, architecture of Big Data systems, Cloud Computing, computer networks infrastructure.
UC	
Holding data: HD	In the library of Tehnical faculty "Mihajlo Pupin", Đure Đakovića bb, 23000 Zrenjanin, Republic od Serbia
Note: N	
Abstract: AB	The research topic of this doctoral thesis is the possibility of establishing a model for Big Data System with corresponding software-hardware architecture to support sensor networks and IoT devices. The developed model is based on energy efficient, heterogeneous, massively parallelized SoC hardware platforms, with the support of software application architecture. (Such as an open CL) for unified operation. In addition to current hardware, software and network computing technologies, and architecture intended to operate subcomponents of the system modeled in this paper is presented as an historical overview of their development. Which emphasizes the tendency of the cyclic movement of the conceptual paradigm of computing, through the unique era of centralization/decentralization of computing. The thesis presents the technology and methods to accelerate operations in databases and data warehouses. We also investigate the possibilities for a better preparation of Big Data information systems to meet the needs of the newly announced IT revolution in the announced general application of computing called Ubiquitous computing and the Internet of Things (IoT).

Accepted on Scientific Board on: AS	_____
Defended: DE	
Thesis Defend Board: DB	<p>Member -president: Doc. dr Dalibor Dobrilović, Ph.D, assistant professor, University of Novi Sad Technical faculty „Mihajlo Pupin“, Zrenjanin</p> <p>Member: Doc. dr Zoltan Kazi, Ph.D, assistant professor, University of Novi Sad, Technical faculty „Mihajlo Pupin“, Zrenjanin</p> <p>Member: Doc. dr Eleonora Brtka, Ph.D, assistant professor, University of Novi Sad, Technical faculty „Mihajlo Pupin“, Zrenjanin</p> <p>Member:Alempije Veljović, Ph.D, full professor, University of Kragujevac, Faculty of Technical Sciences, Cacak</p> <p>Member - mentor: Biljana Radulović, Ph.D, Full professor, University of Novi Sad Tehnical Faculty “Mihajlo Pupin”, Zrenjanin</p>

Zahvalnica

Mentoru

Prof. dr Biljani Radulović na podršci, sugestijama i savetima.

Članovima komisije

*Prof. dr Alempiju Veljoviću, doc.dr Daliboru Dobriloviću, doc. dr Eleonori Brtki
i doc. dr Zoltanu Kaziju na pomoći.*

Zahvaljujem se prof. dr Borislavu Odadžiću na savetima i sugestijama.

*Veliko hvala mojoj supruzi Jeleni na svojoj pomoći i podršci koju mi je pružila,
njoj posvećujem ovu disertaciju.*

Sadržaj

Uvodna reč	1
1. Istorijski razvoj i teoretske osnove	4
1.1 Big Data sistemi.....	4
1.1.1 Veliki mainframe sistemi	4
1.1.2 Razvoj baza podataka	11
1.1.3 Razvoj PC arhitekture	19
1.1.4 Razvoj računarskih mreža i interneta.....	24
1.1.5 Distribuirani, Grid i Cloud Computing	32
1.1.6 Distribuirani file sistemi GDFS i Hadoop.....	40
1.2 IoT sistemi.....	44
1.2.1 Mikro računari i razvoj ARM RISC arhitekture.....	46
1.2.2 Mikrokontroleri – industrijski embedded kompjuting	52
1.2.3 Senzorske mreže	56
1.3 Masovno paralelizovani sistemi za podršku HPC – u	61
1.3.1 Istorijski razvoj masovno paralelizovane superkompjuterske i HPC arhitekture	61
1.3.2 Streaming multiprocesori – generalno programabilni grafički akceleratori	63
1.3.3 FPGA - Field-Programmable Gate Array	73
1.4 Sistemi za skladištenje podataka	76
1.4.1 Data centri za velika skladišta podataka	76
1.4.2 Tehnologije storage sistema	81
2. Metodologija istraživanja.....	84
2.1 Metodološki okvir istraživanja.....	84
2.1.1 Metode istraživanja.....	85
2.1.2 Očekivani rezultati i naučni doprinos doktorske disertacije	86
2.2 Veza sa dosadašnjim istraživanjima	87
2.3 Pregled stanja u području istraživanja	87
3. Predstavljanje usvojenog modela sistema - koncept i arhitektura.....	89
4. Elementi modeliranog sistema	94
4.1 Analogno digitalni konverteri.....	94
4.2 Mikrokontrolerski razvojni sistemi.....	101
4.3 SoC računari Raspberry Pi 2, Raspberry Pi 3 i ODROID XU4	106
4.4 Big Data računarski klaster	119
4.5 Inicijalni Benchmark testovi uspostavljenog sistema	121
5. Tok istraživanja	124
5.1 Uspostavljanje modela	124

5.2	Istraživanje mogućnosti akvizicije velike količine podataka	125
5.3	Testiranje obradnih performansi sistema	128
5.4	Inicijalna analiza rezultata.....	140
6.	Prezentacija i analiza rezultata istraživanja.....	144
6.1	Prikaz i analiza rezultata istraživanja.....	146
6.2	Ocena predloženog modela arhitekture.....	152
7.	Zaključak.....	153
8.	Predlog daljih istraživanja.....	157
	Literatura.....	159
	Dodaci.....	172
	Biografija	187

KORIŠĆENI TERMINI I SKRAĆENICE

AC	eng. <i>Alternating Current</i> - naizmjenična struja.
ADC	eng. <i>Analog to Digital Converter</i> – Kolo za Analogno - digitalnu konverziju, prevodi nivo napona na ulazu u digitalnu vrednost.
AGP	eng. <i>Accelerated Graphics Port</i> – brza magistrala za povezivanje grafičke kartice na matičnu ploču.
ANSI	eng. <i>American National Standards Institute</i> – Američko standardizaciono telo.
API	eng. <i>Application Programming Interface</i> – interfejs u izvornom kodu kojim operativni sistem ili biblioteka rutina pruža u cilju podrške zahtevima koje podnose kompjuterski programi.
ARCnet	eng. <i>Attached Resource Computer NETWORK</i> – protokol lokalne mreže sličan <i>Ethernet</i> -u.
ASCII	eng. <i>American Standard Code for Information Interchange</i> – tabela kodova karaktera zasnovan na engleskom alfabetu.
ASIC	eng. <i>application-specific integrated circuit</i> – integralno kolo specijalizovano za određenu primenu.
ATM	eng. <i>Asynchronous Transfer Mode</i> – ćelijski prenošen, paketno komutiran protokol mrežnog sloja i sloja podataka koji kodira podatke u male ćelije fiksne veličine (53 bajta – 48 bajtova podataka i 5 bajtova zaglavlja).
Bit	bit, binarna cifra, može imati vrednost 0 ili 1.
bps	eng. <i>bits per second</i> – označava brzinu protoka ili obrade podataka i to kao broj bitova prenesenih ili obrađenih u toku jedne sekunde.
Bridge	mrežni most, uređaj koji prosleđuje pakete između mreža.
Broadcast	slanje paketa svim čvorovima jedne mreže.
Byte	bajt, označava grupu od 8 bita.
CAMAC	eng. <i>Computer Automated Measurement And Control</i> – standardna magistrala za prijem podataka i kontrolu koja se koristi u nuklearnoj industriji.
CEN	fr. <i>Comité Européen de Normalisation</i> – privatna, neprofitna organizacija koja podstiče razvoj Evropske ekonomije definišući određene standarde i specifikacije.
CC	eng. <i>Cloud computing</i> – Moderni koncept centralizovanog kompjutinga
CMOS	eng. <i>Complementary Metal Oxide Semiconductor</i> tehnologija izrade integrisanih kola na bazi komplementarnih metal oksidnih provodnih depozita.
Computing	U generalnom smislu računarstvo u užem računarska obrada.
CPU	eng. <i>Central Procesing Unit</i> – Centralni procesor, kod mikro računara je to mikroprocesor.
CRC	eng. <i>Cyclic Redundancy Check</i> – tip funkcije kod koje se kao ulaz koristi tok podataka proizvoljne dužine, a izlaz je vrednost određene, fiksne veličine.
CRM	eng. <i>Customer relationship management</i> – proces implementiran sa ciljem upravljanja odnosom sa korisnicima.
CSD	eng. <i>Circuit Switched Data</i> – originalni oblik prenosa podataka za mobilnu telefoniju.

CSMA/CD	end. <i>Carrier Sense Multiple Access With Collision Detection</i> – metod pristupa medijumu koji se koristi u <i>Ethernet</i> mrežama, a predstavlja višestruki pristup sa detekcijom nosioca i detekcijom sudara.
CUDA	end. <i>Compute Unified Device Architecture</i> – softverska arhitektura namenjena za podršku masovno paralelizovanim obradama pomoću GPGPU (primarno) kompanije Nvidia.
DBMS	eng. <i>Data Base Menagement System</i> – Sistem za upravljanje bazama podataka.
DDL	eng. <i>Data Definition Language</i> – Jezik za opis podataka.
DML	eng. <i>Data Manipulation Language</i> – Jezik za manipulaciju bazom podataka.
DSP	eng. <i>Digital signal processor</i> – specijalizovani mikroprocesor dizajniran da pruži maksimalne performanse u procesu obrade digitalnog signala.
EBCDIC	eng. <i>Extended Binary Coded Decimal Interchange Code</i> – 8 bitna tabela kodova karaktera korišćena u IBM operativnim sistemima.
EEPROM	eng. <i>Electrically Erasable Programmable Read-Only Memory</i> – memorija malog kapaciteta čiji se sadržaj ne gubi nakon prestanka napajanja električnom energijom.
Ethernet	familija tehnologija zasnovanih na paketima, koje omogućavaju pravljenje lokalne računarske mreže, standardizovan kao IEEE 802.3.
FDDI	eng. <i>Fiber Distributed Data Interface</i> – standard za prenos podataka u lokalnim mrežama dometa i do 200 km.
Firewall	posvećeni uređaj ili softver na nekom računaru koji ispituje mrežni saobraćaj koji prolazi kroz njega i dozvoljava ili zabranjuje prolaz podacima na osnovu određenog skupa pravila.
Firmware	kompjuterski program ugrađen u hardverski uređaj od suštinske važnosti za njega, dok van adekvatnog uređaja nema neku ulogu.
FPGA	eng. <i>Field-Programmable Gate Array</i> – je integralno kolo koje u kome se nalaze velika polja programabilnih/re-configurabilnih logičkih blokova (kapija), sa kojima je moguće dizajnirati bilo koji digitalni sklop.
Frame	okvir, odnosno paket podataka. U softverskom smislu predstavlja
Framework	eng. <i>Framework</i> – noseća/skeletna konstrukcija građevine, u softverskoj primeni je konstrukcioni okvir koji u sebi objedinjuje sve potrebne softverske pod komponente i biblioteke neophodne za primenu softverskog sistema u nekoj oblasti.
FTP	eng. <i>File Transfer Protocol</i> – protokol aplikacionog sloja koji se koristi za prenos podataka sa jednog računara na drugi preko interneta ili neke druge računarske mreže.
Full-duplex	termin označava dvosmernu komunikaciju koja se može izvršavati simultano.
Gateway	mrežni prolaz, hardverski ili softverski paket koji povezuje dva različita mrežna okruženja, npr. <i>TokenRing</i> sa <i>AppleTalk</i> mrežom.
GPRS	eng. <i>General Packet Radio Service</i> – servis prenosa podataka na raspolaganju korisnicima GSM mreža.
GPU	eng. <i>Graphics processing unit</i> – grafički procesor koji na sebe preuzima operacije generisanja kompleksnog video sadržaja u realnom vremenu.
GPGPU	eng. <i>General-purpose computing on graphics processing units</i> - Primena grafičkih procesora kao generalno programabilnih paralelnih procesora opšte namene.

GSM	eng. <i>Global System for Mobile communications</i> – (originalno fr. <i>Groupe Spécial Mobile</i>), najpopularniji standard za mobilne telefone u svetu.
GUI	eng. <i>Graphical User Interface</i> – vrsta korisničkog interfejsa koji omogućava komunikaciju korisnika sa računarom korišćenjem grafičkih elemenata. Karakteristično radno okruženje <i>Microsoft Windows</i> operativnog sistema (ali i mnogih drugih, posebno u novije vrijeme).
Half-duplex	termin označava dvosmernu komunikaciju kod koje samo jedna strana može odašiljati, dok za to vreme druga prima i čeka.
HBA	eng. <i>Host Bus Adapter</i> – delovi računarskog sistema koji ga povezuju na mrežu ili uređaje za pohranjivanje podataka (mrežne kartice, kontroleri diskova, itd.)
HMI	eng. <i>Human-Machine Interface</i> – skup metoda kojim ljudi komuniciraju sa određenim uređajem.
HSSI	eng. <i>High-speed Serial Interface</i> – standard za serijski interfejs koji uglavnom razvija kompanija CISCO i koristi se za povezivanje sa WAN mrežama.
HTTP	eng. <i>Hypertext Transfer Protocol</i> – komunikacioni protokol aplikativnog sloja koji se koristi za razmenu informacija kod web internet servisa.
Hub	razvodna kutija, komponenta koja služi kao zajednička završna tačka za više čvorova i može proslediti signale preko odgovarajućih putanja. Danas je zamenjena modernijom komponentom, komunikatorom ili preklopnikom (eng. <i>switch</i>) koji je za razliku od <i>hub</i> -a multikolizionni, odnosno omogućava da više uređaja komuniciraju istovremeno.
HVAC	eng. <i>Heating, Ventilating, and Air Conditioning</i> – skraćenica koja označava sisteme za grejanje, provetravanje i klimatizovanje.
ICMP	eng. <i>Internet Control Message Protocol</i> – jedan od osnovnih protokola IP paketa, mrežnog nivoa. Najčešće se koristi za slanje poruka o greškama, kao što je neraspoloživost određenog servisa, ili nedostupnost određenog uređaja.
IEEE 802.11	skup standarda za bežične lokalne mreže razvijen od strane IEEE komiteta za standarde.
IEEE	eng. <i>Institute of Electrical and Electronics Engineers</i> – međunarodna, neprofitna, strukovna organizacija za unapređenje tehnologija u vezi elektrotehnike.
IoT	eng. <i>Internet of things</i> – novi koncept povezivanja na internet mrežu gotovo svih uređaja.
IPX	eng. <i>Internetwork Packet Exchange</i> – protokol mrežnog sloja OSI modela, razvijen od strane <i>Novell</i> korporacije. Danas gubi na važnosti usled sveprisutnog TCP/IP protokola.
ISA	eng. <i>Industry Standard Architecture</i> – kompjuterska magistrala za povezivanje periferija na matičnu ploču.
ISO	eng. <i>International Organization for Standardization</i> – međunarodna organizacija za standardizaciju.
ITC	eng. Information and communications technology (I.C.T.) – Informaciono telekomunikacione tehnologije
ITU-T	odeljenje za standardizaciju Međunarodnog telekomunikacionog saveza (eng. <i>International Telecommunication Union</i>) baziranog u Ženevi, Švajcarska.
LAN	eng. <i>Local Area Network</i> – kompjuterska mreža koja pokriva malu oblast, kao što je kuća, kancelarija ili grupa zgrada kao što je neka škola.

	Karakteristike ove mreže su velika brzina protoka podataka, malo geografsko pokrivanje i nepotrebnost iznajmljivanja telekomunikacionih linija.
LC	električno kolo koje se sastoji od kondenzatora i induktivnosti, filter.
LED	eng. <i>Light Emitting Diode</i> – poluprovodnik - dioda koja emituje svetlost.
Linux	operativni sistem, sličan UNIX familiji, koji je najčešće besplatan.
LLC	eng. <i>Logical Link Control</i> – gornji pod-sloj OSI sloja veze podataka. On kontroliše protok i greške i multipreksira/demultipreksira protokole prenošene preko MAC sloja.
LRC	eng. <i>longitudinal redundancy check</i> – je vrsta provere koja se nezavisno primenjuje na svaku paralelnu grupu tokova podataka.
MAC	eng. <i>Media Access Control</i> – deo sloja veze podataka u OSI modelu. On obezbeđuje adresiranje i kontrolne mehanizme kanalnog pristupa. Veoma čest termin je i MAC adresa, koji se odnosi na kvazi-jedinstvenu hardversku adresu određenog mrežnog kontrolera (kartice).
MacOS	operativni sistem za <i>Macintosh</i> računare, koji je razvila kompanija <i>Apple</i> .
Master/slave	model za komunikacioni protokol gde jedan uređaj ili proces ima jednosmernu kontrolu nad jednim ili više uređaja. Slično modelu <i>client/server</i> gdje je <i>client</i> – <i>slave</i> , a <i>server</i> – <i>master</i> .
MCU	eng. <i>MicroController Unit</i> – Mikrokontroler je mikroprocesor sa integrisanom memorijom (ROM/EEPROM/FLASH i RAM) i programabilnim ulazno/izlazni periferijama za kontrolu procesa u realnom vremenu.
MMF	eng. <i>Multi Mode optical Fibre</i> – vrsta optičkog vlakna koje se uglavnom koristi za komunikaciju na kraćim rastojanjima, a kroz koje može istovremeno da se prostire više svetlosnih zrakova različitih frekvencija.
MMS	eng. <i>Multimedia Messaging Service</i> – standard koji omogućava razmenu multimedijalnog sadržaja između mobilnih telefona.
MOS	eng. <i>Metal Oxide Semiconductor</i> tehnologija izrade integrisanih kola na bazi metal oksidnih provodnih depozita . Kompanija pod istoimenim nazivom bila je proizvođač mikro procesora tokom 1970-tih i 1980-tih godina dok se nije pripojila Commodore inc. korporaciji.
Mrežni prolaz	vidi gateway.
MSN	eng. <i>Microsoft Network</i> – u ovom slučaju se odnosi na instant komunikacioni program kompanije <i>Microsoft</i> .
Multicast	simultano slanje informacija grupi primalaca korišćenjem najefikasnije strategije da kroz jednu mrežu informacija prođe samo jednom.
NetBEUI	vidi NetBIOS
NetBIOS	eng. <i>Network Basic Input/Output System</i> – mrežni protokol sloja sesije iz 1980-tih godina. NetBEUI je proširenje tog protokola (eng. <i>NetBIOS Extended User Interface</i>),.
NVMe, NVM Express	eng. <i>Non-volatile memory express</i> - interfejs koji omogućava SSD („solid-state drive“) diskovima da efikasno iskoriste brzu PCIe.
OLAP	eng. <i>Online Analytical Processing</i> – analitika nad „živim“ podacima (u realnom vremenu)
Okvir	vidi frame.
OpenCL	eng. <i>Open Computing Language</i> – unifikovana softverska aplikativna arhitektura (framework) za podršku masovno paralelizovanim heterogenim platformama kao što su CPU i GPU procesori, DSP i FPGA integralna kola.
OS	eng. <i>Operating System</i> – Operativni sistem računara.

OSI	eng. <i>Open Systems Interconnection</i> – standardizacioni model umrežavanja, razvijen u kooperaciji ISO i ITU-T organizacija.
OTP	eng. <i>One Time Programmable</i> – memorija koja se jednom može programirati i čiji se sadržaj više ne može menjati.
PAD	eng. <i>Packet-Assembler-Disassembler</i> – komunikacioni uređaj koji omogućava prenos BACnet paketa preko IP mreža.
PAP	eng. <i>Printer Access Protocol</i> – protokol koji omogućava konekcijski orijentisan netranskacioni servis komunikacije sa štampačima, <i>Apple</i> korporacije.
PCI	eng. <i>Peripheral Component Interconnect</i> – kompjuterska magistrala za povezivanje periferija na matičnu ploču.
PCIe, PCI-E, PCI Express	- serijska systemska magistrala za povezivanje na matičnim pločama, naslednik PCI i AGP magistrale.
PIN	eng. <i>Personal Identification Number</i> – tajna numerička lozinka kojom se korisnik identifikuje kod određenih sistema.
PLC	eng. <i>Programmable Logic Controller</i> – digitalni računar korišćen za automatizaciju industrijskih procesa. Za razliku od računara opšte namene, PLC je dizajniran sa višestrukim varijacijama ulaza i izlaza, većim temperaturnim opsegom, otporan na elektromagnetne šumove i otporan na vibracije i udare.
POP	eng. <i>Post Office Protocol</i> – mrežni protokol aplikacionog sloja koji se koristi za preuzimanje elektronske pošte sa udaljenog servera preko TCP/IP konekcije.
Port	virtuelna konekcija podataka koju koriste programi u cilju direktne razmene podataka. Najčešći primer su TCP i UDP portovi koji se koriste za razmenu podataka između različitih računara putem Interneta.
Proxy	posrednik, elemenat koji na neki zahtev odgovara umesto nekog drugog elementa, koristeći poseban protokol.
PTP	eng. <i>Point-to-point</i> – komunikacija koja se obavlja između samo dve krajnje tačke.
RAM	eng. <i>Random Access Memory</i> – elektronska memorija koja se često definiše i kao radna memorija, a čiji se sadržaj briše nakon prestanka napajanja električnom energijom.
RC	električno kolo koje se sastoji od otpornika i kondenzatora, filter.
RCP	eng. <i>Rich Client Platform</i> – softverska razvojna platforma koja omogućava programerima da brzo razvijaju nove <i>Java</i> aplikacije.
RDBMS, RDMS	eng. <i>Relational Data Base Management System</i> – Sistem za upravljanje relacionim bazama podataka.
RF	radio frekvencija, označava frekvenciju u opsegu od 3Hz do 300GHz.
RFC	U kompjuterskim mrežama, <i>Request for Comments (RFC)</i> dokumenti predstavljaju seriju memoranduma koji sadrže nova istraživanja, inovacije i metodologije koje se odnose na Internet tehnologije.
RFID	eng. <i>Radio-frequency identification</i> – metoda automatske identifikacije, koja se zasniva na pohranjivanju i udaljenom očitavanju podataka putem transpondera.
RJ	eng. <i>Registered Jack</i> – standardizovani fizički interfejs za povezivanje telekomunikacione ili kompjuterske opreme.
ROM	eng. <i>Read Only Memory</i> – memorija čiji se sadržaj ne može promeniti i najčešće se koristi za smeštanje <i>firmware</i> -a.

Router	skretnica, uređaj čija je funkcija da obezbedi putanju od čvora u jednoj mreži do čvora u drugoj, a koje mogu biti razdvojene hiljadama kilometara.
SBC	eng. <i>Single-Board Computer</i> – predstavlja celokupan kompjuter na jednoj štampanoj ploči. Većina mikro računara iz 1970-90 tih i laptop/tablet i mobilnih uređaja mogu se svrstati u ovu kategoriju, ali se danas pod ovim pojmom primarno misli na male razvojne sisteme približno veličine kreditne kastice kao što su Raspberry Pi, Odroid, Banana-Pi i sl.
SCSI	eng. <i>Small Computer System Interface</i> – skup standarda za fizičko povezivanje i prenos podataka između računara i perifernih uređaja.
SCTP	eng. <i>Stream Control Transmission Protocol</i> – protokol transportnog sloja, koji koriste i TCP i UDP.
SEMI	eng. <i>Semiconductor Equipment and Materials International</i> – strukovno udruženje proizvođača poluprovodničkih elemenata, kao što su tranzistori, diode, integrisana kola, tiristori itd.
SMF	eng. <i>Single Mode Fiber</i> – vrsta optičkog vlakna koje se koristi za komunikaciju na velikim razdaljinama, a dizajnirano je tako da može prenositi samo jedan zrak svetlosti (mod).
SMIL	eng. <i>Synchronized Multimedia Integration Language</i> – XML ekstenzija za opisivanje multimedijalnih prezentacija. Koristi se u definisanju MMS poruke.
SMTP	eng. <i>Simple Mail Transfer Protocol</i> – jednostavni, tekstualno bazirani, protokol za prenos elektronske pošte na internetu.
SoC	eng. <i>System on Chip</i> – predstavlja integraciju svih ključnih komponenti računara na jednom čipu. (CPU, GPU, Memorijski i kontroler sistemske magistrale i dr.) Kod mikrokontrolera integracija je proširena dodatno RAM, ROM memorija, kontroleri perifernih portova, AD/DA konvertera.
Socket	krajnja komunikaciona tačka, jedinstvena za uređaj koji komunicira na IP zasnovanim mrežama, kao što je Internet.
SSD	eng. <i>Solid-state drive</i> – Diskovi zasnovani na flesh memory tehnologijama
SQL	eng. <i>Structured Query Language</i> – jezik za baze podataka, dizajniran za pronalaženje i upravljanje podacima u relacionim bazama podataka.
STP	eng. <i>Shielded Twisted Pair</i> – kabal od upredenih parica, kod koga je svaki individualni par bakarnih parica zaštićen metalnim ovojem.
Switch	preklopnik, uređaj koji povezuje materijal koji ulazi u njega sa odgovarajućim izlazom.
TCP/IP	eng. <i>Transmission Control Protocol/Internet Protocol</i> – skup komunikacionih protokola pomoću kojih funkcioniše Internet i većina komercijalnih mreža.
Telnet	mrežni protokol koji se koristi na Internetu i lokalnim mrežama. Termin se takođe odnosi i na program koji implementira klijentski deo protokola. Koristi se za pristup komandnom modu udaljenog računara. Zbog sigurnosnih problema, skoro sasvim je zamenjen SSH softverom.
TIA/EIA	eng. <i>Telecommunications Industry Association/Electronic Industries Association</i> – granska udruženja telekomunikacionih i elektronskih industrija.
Token Ring	tehnologija za lokalne mreže osmišljena krajem 60-tih godina u IBM-u. Kao posledica konkurencije, daleko jeftinije <i>Ethernet</i> tehnologije, od kraja 90-tih nije u upotrebi.

UDP	eng. <i>User Datagram Protocol</i> – jedan od osnovnih protokola IP paketa. Za razliku od TCP protokola, UDP ne garantuje isporuku podataka na određite. UDP podržava broadcast i multicast.
UC	eng. <i>Ubiquitous computing</i> – Novo najavljeni koncept sveprisutnog kompjutinga, sinonim i za Internet of things koncept
UNIX	kompjuterski operativni sistem, originalno razvijen u AT&T i Bell laboratorijama.
UTP	eng. <i>Unshielded Twisted Pair</i> – kabal od upredenih parica, bez dodatne zaštite.
UV	eng. <i>Ultra Violet</i> – elektromagnetno zračenje na talasnim dužinama kraćim od vidljive svetlosti, ali dužim od X-zraka.
VAV	eng. <i>Variable Air Volume</i> – oznaka za HVAC sisteme koji koriste promenljivu zapreminu vazduha.
VLC	eng. <i>Visible Light Communication</i> – je prenos informacija putem svetlosnog signala u slobodnom prostoru, a u skladu sa IEEE 802.15.7. standardom.
WAN	eng. <i>Wide Area Network</i> – kompjuterska mreža koja pokriva veliko geografsko područje (grad, regiju, državu, države). Najpoznatiji WAN je svakako Internet.
WAP	eng. <i>Wireless Application Protocol</i> – osnovna primena ovog protokola je pristup Internetu putem mobilnog telefona.
Wi-Fi	bežična komunikacija zasnovana na osnovu ISO/IEC 802.11 standarda (vidi IEEE 802.11)
Windows	operativni sistem kompanije <i>Microsoft</i> . Karakterističan po svom grafičkom radnom okruženju, iako nije prvi operativni sistem koji je to omogućio.
WWW	eng. <i>World Wide Web</i> – sistem međusobno povezanih, hipertekstualnih dokumenata kojima se pristupa putem Interneta.

SPISAK ILUSTRACIJA

Ilustracija 1. UNIVAC I 1952.	5
Ilustracija 2. Primeri povezivanja preko „Direct Data Feature“ veze	6
Ilustracija 3. CDC 6600 Superkompjuter	9
Ilustracija 4. CDC 7600 Superkompjuter sa specifičnim „C“ oblikom	10
Ilustracija 5. Prikaz mapiranja podataka u R -stablu	16
Ilustracija 6. Performanse sistemskih zahteva R-stabla u zavisnosti od broja zapisa	17
Ilustracija 7. Vizualizacija R*stabla za 3D kocke	17
Ilustracija 8. Levo: Blok dijagram kompjuterskog sistema sa podrškom za indeksiranje multidimenzionalnih DB, desno: osnove SciDB (MDDB) arhitekture.....	18
Ilustracija 9. Izgled štampane ploče Apple I mikroracunara iz 1976. godine	20
Ilustracija 10. Primer koncepta topologije mreža preuzet iz rada „On Distributed Communication Networks“ Paul Baren-a (1962).....	25
Ilustracija 11. Topologija na X.25 protokolu zasnovane mreže	28
Ilustracija 12. Mapa testne TCP/IP ARPANET mreže iz februara 1982.	29
Ilustracija 13. Istorijski razvoj interneta do 1996. godine	30
Ilustracija 14. Izgled SETI@Home PC klijenta pre prelaska na objedinjenu BOINC arhitekturu.....	33
Ilustracija 15. Pregled nekih grid computing naučnih projekata između 2001-2008.....	34
Ilustracija 16. Ahitektura Amazon Elastic Cloud 2 servisa sa stanovišta primene za hosting WEB aplikacija.	36
Ilustracija 17. Primer HDFS sistema	37
Ilustracija 18. Private cloud presek od IaaS do SaaS	38
Ilustracija 19. Ahitektura Google file sistema	40
Ilustracija 20. Proces paralelizovane obrade Parallel u MapReduce-u sa prezentacije rada	41
Ilustracija 21. Način funkcionisanja map-reduce podsistema	43
Ilustracija 22. Trenutni skup podservisa uključen u aktuelnu verziju Hadoop sistema	43
Ilustracija 23. Predlog rešenja arhitekture IoT platforme od strane kompanije ARM pod nazivom ARMmbed	45
Ilustracija 24. Izgled silicijumskog čipa CPU jedinice (levo) i RAM memorije (desno) u okviru CADIC jedinice Grumman F-14 („Tomcat“) aviona.....	46
Ilustracija 25. Intel 4004 mikroprocesor (levo) sa elektronskom shemom (desno)	47
Ilustracija 26. Prvi Intelov 8-bitni mikroprocesor i8008 iz 1972.godine (levo) sa mikro arhitekturom (desno).....	49
Ilustracija 27. AMD Opteron A1100 serverski procesor na bazi ARM Cortex A57 arhitekture.....	51
Ilustracija 28. Texas Instruments TMS1802 i Zilog Z8	52
Ilustracija 29. Izgled unutrašnje arhitekture mega AVR mikrokontrolera	54
Ilustracija 30. Tendencije rasta udela pametnih i internet stvari po Gartner-u do 2020.....	55
Ilustracija 31. Izgled dimenzije i arhitektura jednog WirelessHART senzora.	56
Ilustracija 32. Postojeće bežične tehnologije sa stanovišta dometa i brzine prenosa	57
Ilustracija 33. Grafikon porasta kapaciteta u bit-ima kanala širine 1GHz u rasponu odnosa SNR 1 do 60dB.....	59
Ilustracija 34. Senzorka mreža u bolidu formule E1	60
Ilustracija 35. Grafički koprocesorski podsistem Atari 8-bitnog kućnog računara (CPU, ANTIC i GTIA čipovi u srednjem nizu).....	64
Ilustracija 36. Blok dijagram Amiga Agnus čipa iz A500+ (verzija 8375) (gore), blok shema arhitekture Amiga A500 (1987) mikro računara (levo) i izgled matične ploče (desno)	66

Ilustracija 37. Uporedni prikaz rezultata testa aritmetičkih performansi AMD/ATI Radeon 7950 grafičke kartice (AMD R9 280) i AMD FX 8150 mikroprocesora.....	71
Ilustracija 38. Primer mikro arhitekture AMD „Tonga“ GPU-a (gore) i njegove CU (dole).....	72
Ilustracija 39. Izgled unutrašnje arhitekture FPGA čipa	73
Ilustracija 40. Prvi primer integracije Altera Stratix IV GT FPGA plus dva Avago Technologies MicroPOD optička modula	74
Ilustracija 41. Presentacija kompanije Intel na perspektive razvoja rešenja za ubrzavanje operacija u Data centrima	75
Ilustracija 42. Električni i rashladni sistemi u okviru Data centra	77
Ilustracija 43. Izgled 1U rack servera (levo), rack ormara sa pristupnim svičom u sredini, klaster rack ormara povezan na agregacioni „cluster switch“ (desno)	78
Ilustracija 44. Cisco UCS primena za Data centre i HPC	80
Ilustracija 45. Prvi Toshiba NAND Flash memorijski čip	81
Ilustracija 46. Odnos performansi HDD, SSD i RAM diska.....	82
Ilustracija 47. Samsung SM1715 3D V-NAND NVMe SSD PCIe (levo) i OCZ RevoDrive 3 X2 SSD PCIe kartica.....	83
Ilustracija 48. Konceptualni model arhitekture sistema „Big Data – IoT senzorske mreže“ razvijenog za potrebe istraživanja.....	89
Ilustracija 49. Shema mrežne i komunikacione povezanosti elemenata konceptualnog modela „Big Data – IoT senzorske mreže“ sistema razvijenog za potrebe istraživanja.....	91
Ilustracija 50. Shema toka informacija od fizičkih, električnih veličina do digitalnih vrednosti smeštenih u skladišta Big Data sistema prema konceptu modela „Big Data – IoT senzorske mreže“ ..	92
Ilustracija 51. IC kolo AD7821 pripremljeno za montiranje na Arduino proto-shield (board).....	95
Ilustracija 52. Kolo AD konvertera AD7821 u režimu rada od 1MSPS (sa bus transiverom)	95
Ilustracija 53. Izgled 1MSPS AD kola u funkciji, povezanog na PIC32MX mikrokontrolerski razvojni sistem ChipKIT Pi.	96
Ilustracija 54. IC kolo ADS7841 12-bitni 4 kanalni ADC na DIP podnožju	97
Ilustracija 55. Neka od ADC i DAC IC kola korišćenih u radu na DIP podnožjima.....	98
Ilustracija 56. Shema veze MCP3004 AD konvertera sa Raspberry Pi 2/3 (gore) i veza MCP3004 AD konvertera sa ArduinoNano mikrokontrolerom (dole).....	99
Ilustracija 57. Arduino DUE sa Atmel SAM3X8E 32-bitni ARM Cortex –M3 mikrokontrolerom....	101
Ilustracija 58. Arduino Nano sa 8-bitnim ATmega 328B MCU.....	102
Ilustracija 59. ChipKIT Pi PIC32MX 32-bitni mikrokontrolerski razvojni sistem	103
Ilustracija 60. Embedded Pi sistem na bazi STM 32-bitnog ARM Cortex M3 mikrokontrolera	104
Ilustracija 61. Raspberry Pi 3	107
Ilustracija 62. Isečak elektronske sheme Raspberry Pi B+ sistema sa akcentom na GPIO konektore i njihovu vezu na CPU (levo), shema individualnog GPIO porta u okviru Broadcom BCM2835 CPU-a.	109
Ilustracija 63. Problem pregrevanja (levo) i rešenje sa naknadnom modifikacijom R. Pi 3 sistema dodavanjem pasivnih hladnjaka i elektrolitskog kondenzatora (desno).....	112
Ilustracija 64. Odroid - XU4 SoC računar, dole: XU4 sa postavljenim Shifter shield-om.....	113
Ilustracija 65. Kućište SoC klastera sa predviđenim prostorom za 5+2 SoC računara	120
Ilustracija 66. Prepravljeno PC napajanje sa 2,5mm ² kablovima (levo) i pojačanje 5V GND i 3.3V vodova sa 4mm ² provodnicima	120
Ilustracija 67. Senzorski - ADC/MCU – SoC – Big Data Cluster sistem u funkciji.....	137
Ilustracija 68. Test Java performansi	140
Ilustracija 69. Test 7-Zip performansi.....	140
Ilustracija 70. Performanse po Watt-u za 7-Zip kompresiju	141

Ilustracija 71. LZMA kompresija	141
Ilustracija 72. IOzone - Disk Test: Write Performance – brzina upisa na disk	142
Ilustracija 73. RAMspeed SMP v3.5.0 – kopiranje polja brojeva sa pokretnim zarezom.....	142
Ilustracija 74. Performanse čitanja i upisa na disk dd Linux komanda za blok veličine prema tabeli 8.	143
Ilustracija 75. Uporedni prikaz performansi čitanja RAM-a, različitih SoC i PC sistema	146
Ilustracija 76. OpenCL preporučeni princip alokacije zajedničkog radnog buffera u globalnoj memoriji.	147
Ilustracija 77. Uporedni prikaz performansi sistemske magistrale različitih SoC i PC sistema	149
Ilustracija 78. Performanse upisa na disk Linux dd komandom	151
Ilustracija 79. Arhitektura PG-Strom extenzije za PostgreSQL	155

SPISAK TABELA

Tabela 1. Pregled dela ISM područja u skladu sa ITU preporukama upotrebljivih za Wireless.	58
Tabela 2. Usporedni prikaz karakteristika druge i treće generacije Raspberry Pi sistema	108
Tabela 3. Usporedni prikaz brzine – frekvencije, kodom generisanog radnog takta GPIO porta iz raznih programskih jezika na Raspberry Pi, Pi 2 i Pi 3 platformama	111
Tabela 4. Poređenje GPIO performansi vodećih SoC i 32bitnih MCU razvojnih platformi	116
Tabela 5. Performanse SoC i PC računarskih sistema u web aplikativnoj primeni	117
Tabela 6. Rezultati proširene baterije WEB-JS-HTML5 Benchmark testova	121
Tabela 7. Rezultati korišćenih sistema u klasičnim skupovima sistemskih benchmark testova	122
Tabela 8. Pregled brzine rada sa „diskom“ kod elemenata sistema korišćenjem dd Linux komande .	129
Tabela 9. Pregled potrebnog vremena za kompresiju log fajla AD konverzija veličine 3.2GB različitim algoritmima na Lunux-u.	130
Tabela 10. Rezultati kombinovanih baterija benchmark testova Hardinfo i OpenBench.org	135
Tabela 11. Pregled potrošnje električne energije u radu komponenti sistema	136
Tabela 12. Pregled RenderScript (CPU+GPU) performansi sistema pod Android OS.	138
Tabela 13. Pregled više platformskih OpenCL performansi sistema na heterogenim Android i Windows OS baziranim sistemima.	139

Uvodna reč

U današnjem svetu život običnog čoveka, rad javnih i državnih institucija ne može se zamisliti bez digitalnih pomagala. Ovakvom stanju stvari prethodio je razvitak jedne sasvim nove industrijske grane čiji je finalni proizvod bio intelektualno dobro u formi digitalne informacije. Filozofija informatičke revolucije o informatizaciji organizacionih i poslovnih procesa, kao i digitalizaciji celokupne dokumentacije danas je prihvaćena stvarnost.

Razmatrajući fenomen umreženog društva Manuel Kastells je sredinom devedesetih godina 20-og veka tvrdio kako će spoj tehnologije, ekonomije i društvene dinamike dovesti do tri nove odrednice savremenog sveta [1]. Prvenstveno će doći do porasta umreženih kompanija sa globalnom radnom snagom, čiji će samo mali deo biti sposoban da odgovori na zahteve informatičkog doba. Kultura virtualne stvarnosti će postati središte borbe za moć, a svi oni koji ne budu imali pristup internetu činiće *novi treći svet*. Ove Kastells-ove prognoze su se obistinile jer računari, internet, tableti, smart telefoni i društvene mreže čine sastavni deo naših života. Odlazak kod lekara, kupovina, rezervacija hotelske sobe danas se ne može zamisliti bez IT- ja. Iako je naš život postao mnogo jednostavniji od kada *jednim klikom* obavljamo sve te aktivnosti, postavlja se pitanje kako smo stigli do svega toga ?

U poslednjoj deceniji 20-og veka velike kompanije su shvatile da njihov poslovni uspeh direktno zavisi od bolje prilagođenih algoritama, bržih performansi obrade podataka, bolje optimizovanosti sprovođenja poslovnih procesa, dobijenih na osnovu smernica određenih OLAP prediktivnom analitikom i istraživanjima tržišta. Ceo proces se završavao marketingom i prodajom, koja se oslanjala na CRM rešenja i OLAP prediktivnu analitiku za segmentirano targetiranje ciljnih korisničkih grupa i praćenje rezultata prodaje. Logičan sled je bila svojevrsna ekspoziija korisničkih centara krajem devedesetih godina. Svako od nas se barem jednom susreo sa ljubaznim prodavcem koji u nekoliko minuta telefonskog razgovora pokušava da nam objasni najnovije pogodnosti životnog osiguranja ili proda super povoljan time sharing na 99. godina. I dok opuštено razgovaramo sa ljubaznim neznancem dajući mu po koju štur informaciju o sebi, ni ne slutimo da se u pozadini odvija mnogo kompleksniji proces. Jer upravo ta kombinacija istraživanja javnog mnjenja i analiza socijalnih podataka je ono što pruža interpretaciju trendova u stvarnom vremenu.

Uvođenjem internet online prodaje sredinom devedesetih godina za pojedinačnog potrošača stvar je dodatno pojednostavljena, sa druge strane područje informatičkih tehnologija je moralo brzim koracima da napreduje ne bi li zadovoljilo narastajuće potrebe. U tom periodu je došlo do naglog razvoja i širenja interneta i računarskih mreža. Kako bi obezbedile non-stop online funkcionalnost i prisutnost, kompanije su pored brze i pouzdane internet konekcije morale imati i adekvatne infrastrukturne resurse za pouzdano smeštanje serverske opreme i interne mreže. Stari računarski sistemi su revitalizovani u nove Data centre, a mnoge kompanije su počele izgradnju većih postrojenja i objekata kako bi svom online poslovanju obezbedile prostor za dalji sistemski razvoj.

Početak dvehiljaditih godina nakon eksplozivnog rasta investicija u online kompanije i servise došlo je do čuvenog *dot-com* praska. Kompanije koje su opstale na tržištu smanjile su obim investicija u dalji razvoj Data centara i njihovu infrastrukturu.

Od 2003. godine kako se IT tržište polako oporavljalo, pojavili su se novi koncepti primene interneta i web servisa. Nastale su društvene mreže, online zajednice koje povezuju ljude sličnih interesovanja. Shvativši da ljudi sve više vremena provode za kompjuterom polako su uvedeni novi koncepti primene interneta i web servisa poput Web 2.0 sa fokusom na social-networking, a sve kroz web-interaktivnost i prilagođenost pojedinačnom korisniku primenom Java-skripti i AJAX aplikativnog sloja na klijentskoj strani. Velikim kompanijama nije bilo potrebno mnogo vremena da shvate moć novog oblika komunikacije među ljudima, tako da danas društvene mreže predstavljaju imperativ savremenog poslovanja. Pored uspona kompanije Google kao globalnog pretraživača, od mnoštva start-up web kompanija danas je najpoznatiji Facebook. Zbog potreba primarnog poslovanja Google-u i Facebook-u je bilo neophodno snažno mrežno internet prisustvo na globalnom nivou, što je rezultiralo razvojem, proširivanjem i povećanjem broja globalno raspršenih Data centara.

Ali već 2009. godine je nastala nova računarska paradigma, inicirana potrebom korisnika i organizacija da sa svakog mesta i uređaja mogu pristupiti kako svojim ličnim, tako i online informacijama. Do ovoga je došlo usled migracije velike količine podataka na virtualne smeštajne kapacitete u okviru korisničkih web servisa. Time se javila potreba za apstraktizacijom celog sloja internet mrežne infrastrukture, a sve zarad razvoja novih web aplikacija. Koncept rešenja koje bi zadovoljilo ove potrebe nazvan je „*Cloud Computing*.“ Sam naziv je asociirao na zamagljenost i netransparentnost obrade i smeštanja, ali dostupnost po zahtevu sa bilo kog mesta i uređaja. Podaci, njihova obrada i smeštanje se vrše na internetu, a ceo proces je potpuno nevidljiv za krajnjeg korisnika kao i za čitav web-aplikativni sloj. Odatle je i potekla ideja da se nešto radi na oblaku i sa oblakom. Uporedo sa pojavom Cloud Computinga počela je priča o Internetu stvari (IoT) i Big Dati. Ono što je u početku bila tema akademskih diskusija u poslednjih nekoliko godina postalo je ozbiljan projekat.

Iako ne postoji jasna definicija pojma Big Data, najjednostavnije je reći da je to jedno od rešenja kako se izboriti sa morem podataka. To je kombinacija starih i novih tehnologija koje omogućavaju prikupljanje i obradu velikih količina struktuiranih i nestruktuiranih podataka u realnom vremenu. Pojednostavljeno, kad god nam Google pretraga dopuni pojam koji tražimo ili online prodavnica ponudi još jedan proizvod uz onaj koji smo izabrali reč je o Big Dati. Kolika je moć podataka najbolje pokazuju DataMart i Demzilla dve velike baze podataka koje su se transformisale u VoteBuilder i omogućile Baraku Obami da dobije predsedničke izbore u SAD-u [2].

Od devedesetih godina 20-og veka poslovanje je uglavnom bilo usmereno na struktuirane izvore, odnosno relacione baze podataka. Ključni koncepti poslovanja su bili i još dugo će biti baze podataka, alati za izveštavanje i analitiku.

Ali ako prihvatimo ono što nam na skoro svim IT konferencijama ponavljaju vodeći stručnjaci da je samo 20 procenata izvora podataka struktuirano i da će se taj procenat u perspektivi

samo smanjivati, postavlja se pitanje šta je sve pohranjeno u dokumentaciji, elektronskoj pošti, na društvenim mrežama? Nakon toga slede nova pitanja: da li ti podaci imaju vrednost, kako ih možemo iskoristiti i koliko bi uopšte trajala njihova obrada? Odgovor na ova pitanja nam daje upravo Big Data, a odrednica koju najčešće srećemo je 3V [3] odnosno:

1. Volume – velika količina podataka koji se prikupljaju, obrađuju i stavljaju na raspolaganje za analizu

2. Velocity – kontinuirano prikupljanje velike količine podataka u realnom vremenu

3. Variety – podaci su dostupni u različitim oblicima i izvorima, a najčešće su nestruktuirani

Pitanje koje se nameće je od koje tačke Big Data pravila počinju da važe? Danas se najčešće spominje 10-30 TB ali se ta granica svakim danom spušta sve niže. Razlog toga se nalazi u činjenici što od 3V prvo koje se odnosi na količinu podataka ustupa mesto brzini i raznovrsnosti. Iako je tehnologija dostupna svima, analitičari smatraju da će samo mali broj kompanija uspeti da uklopi prednosti tehnologije sa svojim mogućnostima. Trenutno jedine kompanije koje su sposobne da odgovore novom izazovu su Google, Facebook, Twitter, Yahoo, Alibaba i eBay. Još jedna bitna činjenica koja se ne sme zanemariti je da iako podatke možemo klasifikovati po količini, raznovrsnosti i brzini bez analize oni nemaju vrednost.

Kako je područje Big Data sistema veoma obimno, ova disertacija će se baviti samo jednom uskom oblašću, a to je veza Big Data i senzorskih mreža koje čine okosnicu IoT-a. Internet stvari je nova paradigma u nadgledanju i automatizaciji na daljinu koja koristi internet za povezivanje uređaja. Prema poslednjim procenama, očekuje se da će do 2020. godine preko 50 milijardi uređaja biti povezano putem interneta [4]. Samim time oblast primene Big Data sistema za podršku IoT uređajima i senzorskim mrežama dobija sve više na značaju.

Kako je oblast istraživanja sama po sebi multidisciplinarna, primarno ćemo izvršiti analizu klasičnih RDMS i storage sistema (sa pratećom softverskom infrastrukturom), hardverskih i softverskih arhitektura, gradivnih elemenata IoT sistema, senzorskih mreža, masivno paralelizovanih sistema.

Danas se paradigma obrade podataka sve više kreće u pravcu operacija u radnoj memoriji (In – Memory), stoga možemo reći da je ključna komponenta metoda ubrzanja operacija i upita u aktuelnim bazama podataka sam hardver. Unapređenja su moguća u arhitekturi i metodologiji rada sistema, uz adekvatnu primenu hardverskih modula i zajednički softverski okvir (framework). Istražujući arhitekturne koncepte i mogućnosti njihovog uklapanja pokušaćemo da damo odgovor na postavljenu hipotezu i podhipoteze ove disertacije.

1. Istorijski razvoj i teoretske osnove

1.1 Big Data sistemi

1.1.1 Veliki mainframe sistemi

Pod terminom *mainframe* najčešće se podrazumeva jedan specifičan stil rada centralizovanih računarskih sistema sa multi – korisničkim operativnim sistemima ali i objektima u kojima su ti sistemi smešteni. Pojednostavljeno, mainframe se može definisati kao *rešenje* koje državne institucije i kompanije koriste da bi centralizovano obrađivale i skladištile svoje baze podataka, transakcione servise i aplikacije, a što istovremeno zahteva visok stepen bezbednosti i dostupnosti. Prema ovom konceptu mainframe je centralni repozitorijum, čvorište u organizacionom centru obrade podataka povezano sa perifernim uređajima, koji nisu sposobni za sopstvenu obradu podataka kao što su terminali ili je njihov kapacitet obrade znatno manji kao što je to slučaj kod radnih stanica.

Prisustvo mainframe sistema obično implicira centralizovanu formu računarske obrade (computing) podataka. Činjenica da se podaci drže centralizovano u jednom mainframe repozitorijumu, spašava korisnike potrebe da upravljaju update-ima i da prave više od jedne kopije podataka. Ovakav način procesiranja podataka povećava njihovu ažurnost i pouzdanost jer u sistemu postoji samo jedna njihova verzija. Mainframe koncept po kome sistem sam po sebi svojom robusnošću i visokom pouzdanošću treba da garantuje čuvanje samo jednog jedinstvenog seta podataka se razlikuje od pristupa koji uvode PC serverski sistemi, gde se distribucijom više kopija istih podataka na većem broju manje pouzdanih hardverskih platformi garantuje velika verovatnoća pouzdanog čuvanja informacija.


Rani mainframe sistemi su smešteni u ogromne prostorije ispunjene metalnim kutijama ili sklopovima (ramovima) od čega je i potekla kovanica glavni-sklop/glavna-kutija tj. „mainframe“. Ovakav sistem je zahtevao veliku količinu električne energije i rashladnih kapaciteta, zbog čega je bila potrebna posebno opremljena prostorija u kojoj je smeštan obično veći broj centralnih mainframe jedinica sa neophodnim pratećim I/O uređajima povezanim sa svim mainframe-ovima. Po navodima glavnih proizvođača, tipična mainframe instalacija je u periodu kada je oprema po gabaritima bila prostorno najzahtevnija zauzimala između 600 i 3.000 m² [5]. Instalacije su mogle biti manje ili veće od navedenog u zavisnosti od konkretnih potreba. Prostori koji su namenski pripremani za funkcionisanje mainframe sistema su nazvani računski centri ili centri automatske obrade podataka. Kasnijom evolucijom, uvođenjem/migracijom na PC serverske tehnologije prerasli su u Data centre.

Od devedesetih godina uporedo sa razvojem PC tehnologija, procesorske jedinice mainframea i većina I/O uređaja postaju fizički sve manji, dok njihove funkcionalnosti i kapaciteti nastavljaju da rastu. Današnji mainframe sistemi su znatno manji od prethodnih generacija, zauzimaju prostor ne veći od jednog velikog PC serverskog rack kabineta (42U).

U nekim slučajevima moguće je pokrenuti mainframe operativni sistem na PC računarima (pr. razvoj i testiranje aplikacija namenjenih za IBM z procesorski sistem je moguće posredstvom emulatora za PC). Da bismo shvatili koliko je tehnologija napredovala u nastavku ćemo dati kratak istorijski pregled razvoja velikih mainframe sistema.

Prva primena računara izvan vojnih i naučnih laboratorija je počela pedesetih godina 20-og veka u SAD-u. To je bio UNIVAC računar, naslednik ENIAC-a. Njegova uspešna obrada popisa stanovnika 1950. godine, kao i primena kod prebrojavanja glasova i statističke procene tokom predsedničkih izbora 1952. godine izazvala je veliko interesovanje kod javnosti, kompanija i organizacija. Razvijan kao univerzalni poslovni računar (UNIVersal Automatic Computer) UNIVAC je bio jedno od dva komercijalno dostupna rešenja. Drugo rešenje je bio britanski Feranti Mark 1 dorađena verzija Manchester computer-a.

Oba računara su donela mnoštvo novina vezanih za tehnološka rešenja i kapacitete. Feranti Mark 1 je bio interesantan zbog programabilnosnih rešenja, uvođenja aritmetike sa pokretnim zarezom i uticaja [6] koji je izvršio na kompaniju IBM sa njenom serijom 700 koja se pojavila na tržištu već 1952. godine. Time je započela *prva era* velikih komercijalno dostupnih „mainframe“ računarskih sistema.



Ilustracija 1. UNIVAC I 1952.


Sa današnje perspektive ovi sistemi su bili ogromni, dovoljno je reći da je UNIVAC-ova centralna jedinica (procesor i glavna memorijska jedinica) bila teška oko 13,15 tona, a kompletan sistem je zauzimao površinu veću od 35,5 m². Koristio je 18000 kristalnih dioda i 5200 elektronskih cevi, na njemu je uvedena tehnička inovacija u obliku Mercury delay line memorije (oblik dinamičke memorije). Radni takt mu je bio na 2,25MHz i mogao je da izvede oko 1.905 operacija u sekundi. Sistemi ovakvih dimenzija za svoj rad su zahtevali posebno namenjene i adekvatno opremljene prostorije.

U zlatno doba svog postojanja za ove sisteme se često govorilo da su smešteni u bunkerima što nije bilo daleko od istine. Treba istaći da osnove koje su ovi sistemi postavili u infrastrukturnom smislu i danas žive. Jer prostori koji su tada pripremljeni za računarske centre/računarske sale i dan danas skoro u potpunosti zadovoljavaju zahteve funkcionisanja modernih Data centara.

Iako je poluprovodnički tranzistor otkriven 1947. godine IBM je početkom pedesetih među prvima shvatio prednost tehnologije poluprovodničkih elemenata (zahtevali su znatno manje električne energije, a bili mnogo izdržljiviji u eksploataciji) i započeo razvoj unapređene računarske serije. To je rezultiralo predstavljanjem IBM 608 kalkulatora u potpunosti zasnovanog na tranzistorskoj i poluprovodničkoj tehnologiji. Uočivši prednosti ovakvog rešenja IBM je 1957. godine objavio potpuni prelazak na tranzistorsku tehnologiju. U skladu sa tim 1958. godine najavljena je nova serija IBM 7070 (tzv. decimalnih) računara, a već 1959. godine je izašao IBM 7090 naučni računar kao prerađena tranzistorska verzija 709 računara. IBM-ova 7090 (i celokupna 7000) serija računara je interesantna iz dva razloga:

- Uveden je koncept multiplekser uređaja (IBM 7606) koji je u tom sistemu posmatrano sa današnje perspektive imao ulogu switch/hub uređaja koji povezuje centralni računar sa ulaznim i data storage sistemima (odgovara konceptu današnjeg LAN-a).
- Uveden je koncept „Direct Data Feature“ koji je uz primenu IBM 65-66 uređaja omogućavao da se centralni računar poveže sa spoljnim data uređajem, tako da su programi mogli da se izvršavaju, ali i da se pristupa podacima na udaljenoj lokaciji obično filijali organizacije.

Na ilustraciji 2. preuzetoj iz originalne IBM 7090 brošure [7] vide se dva koncepta „direct data“ veze, bilo da je ona žična ili preko relejnih/radio predajnika. Ovaj svojevrsan pionirski rad se može nazvati počecima WAN mreža.



Ilustracija 2. Primeri povezivanja preko „Direct Data Feature“ veze

Do ovih koncepata IBM je došao u periodu od 1955-1958. godine kroz istraživanje i rad na razvoju američkog vojnog programa SAGE (Semi-Automatic Ground Environment) [8]. Ovaj program je uz pomoć računara i radarskih stanica povezanih u mrežu trebalo da stvori objedinjeni sistem osmatranja vazdušnog prostora. Ključnu ulogu su imali povezani računari (SAGE AN/FSQ-7) koji su koordinirali radom celokupnog sistema i davali objedinjen pogled na situaciju u vazdušnom prostoru [9] Ujedno to se smatra *istorijskim početkom računarskih mreža*.

Na osnovu stečenih iskustava IBM je u saradnji sa American Airlines – om pokrenuo SABRE (Semi-automated Business Research Environment) kao online sistem koji je prvu primenu imao u automatizaciji rezervacija avionskih karata [10]. Prvi eksperimentalni sistem je pokrenut 1960. godine i počivao je na dva IBM 7090 „mainframe“ računara smeštena u Njujorku. Oni su preko telefonskih linija putem „Direct Data Feature“ veze primali od teleprinterskih terminala direktne zahteve, koji su se po završenoj obradi slali nazad kao potvrde rezervacija. Ovaj sistem zvanično pušten u rad 1962. godine, dnevno je obrađivao 84.000 telefonskih poziva, a do 1964. godine je pokrивao sve funkcije rezervacija.

Pored hardverskih inovacija IBM-ova 709/7090 serija je značajna i zbog razvoja prvih programskih jezika. John Backus i njegov tim su 1957. godine kao deo podrške za IBM 709 izbacili prvi poznati programski jezik visokog nivoa *FORTRAN* (for FORMula TRANslator). Iste godine IBM-ov tim oko Boba Bemera je za potrebe komercijalnih aplikacija razvio COMTRAN, glavnu preteču COBOL programskog jezika. Konzorcijum više proizvođača je 1961. godine predstavio COBOL 60 programski jezik visokog nivoa.

Iako su ova rešenja donela napredak na poljima kapaciteta, performansi, ekonomičnosti i programabilnosti računara, ako uzmemo u obzir da je za mesečni zakup IBM-ovog 7090 sistema bilo potrebno izdvojiti 63.500 dolara, a za kupovinu istog 2,9 miliona postaje jasno zašto su ova rešenja bila dostupna samo državnim institucijama i velikim kompanijama.

Prazninu u tržišnoj ponudi tokom druge polovine pedesetih godina prvi je iskoristio francuski proizvođač Bull sa svojom *Gamma* serijom računara. Kao znatno manji i brži od divovskih IBM 700/7000, UNIVAC II ili RCA 601 ovi računari su bili ozbiljna konkurencija američkim proizvođačima na evropskom tržištu. Bull je 1957. godine započeo razvoj specijalizovanih procesorskih rešenja za Gamma 60 seriju na bazi germanijumskih tranzistora osetljivih na temperaturne varijacije, što je zahtevalo striktno temperaturno kontrolisano radno okruženje. Po mnogima ovo je prvi multitasking računar, iako se još ne može govoriti o simultanom multi procesiranju (SMP) visokom stepenu paralelizma gde više procesora deli isti memorijski prostor i izvodi više različitih operacija istovremeno [11].

Uporedo kod drugih proizvođača se javila potreba za pružanjem adekvatnog tržišnog odgovora. IBM kao najveći američki proizvođač je 1956. godine započeo rad na projektu Worldwide Accounting Machine (WWAM) koji je 1958. godine i formalno odobren kao kompanijski odgovor na zahtev za elektronskom računovodstvenom mašinom [12].

U oktobro 1959. godine najavljen je 1401 Data Processing System (prvobitno nazvan SPACE), zasnovan na tranzistorskoj tehnologiji znatno manjih dimenzija, uz korišćenje memorije magnetnog jezgra sa 4000 pozicija tj. 16kB. Kao potpuno nezavisan mogao se povezivati na razne ulazno/izlazne i memorijske jedinice, ali i samostalno koristiti perifernije uređaje većih računara. Sa cenom mesečnog zakupa od 2.500 dolara u prvih pet nedelja prodaje poručeno je 5.200 primeraka, a do kraja proizvodnje 1965. godine isporučeno je preko 10.000 sistema. Njegova glavna prednost je bila pouzdanost tranzistorske tehnologije, mali gabariti, težina od oko pet tona i potrošnja električne energije od 1,25KW.

IBM 1401 sa Bull Gamma (60, 30) serijom predstavlja prve računarske sisteme *druge generacije* namenjene širokom spektru organizacija i poslovnih korisnika. Zbog svoje sistemske modularnosti smatraju se *prvim mainframe računarima* odnosno *mainframe sistemima* [13].

Sa ovim računarskim sistemima stigli su programski jezici visokog nivoa FORTRAN, COBOL 60 i ALGOL 60 što je polako brisalo potrebu za specijalizovanim poslovnim i naučnim računarima. Usled standardizacije ponuđenih rešenja javila se potreba za generalno programabilnim računarskim sistemima.

U prvoj polovini šezdesetih godina sa pojavom diversifikovane ponude računarskih sistema u obliku standardizovanih mainframe koncepata javila se potreba kod jednog uskog dela tržišta za sistemima velikih performansi.

Prvi *superkompjuter* se pojavio 1964. godine kao Control Data Corporation CDC 6600 [14]. Imao je jednu centralnu procesorsku jedinicu i bio relativno mali za tadašnje uslove (oko četiri kabineta), postizao je tri miliona operacija sa pokretnim zarezom (flops) na radnom taktu od 10MHz i bio 3-10 puta brži od najbržeg kompjutera tog vremena IBM 7030 „Stretch“ sistema.

Time je kompanija Control Data od autsajdera postala jedan od glavnih konkurenata IBM-u na polju naučnih računara. Kao što je IBM-ov 1401, a potom IBM System/360 započeo doba komercijalnih „mainframe“ računarskih sistema, koji je kao koncept evoluirao u Cloud Computing, tako je i CDC 6600 sistem otvorio tržište za visoko performansne sisteme i započeo svojevrsan evolutivni razvoj superkompjuterskih rešenja koji traje sve do danas.

Još jedna novina CDC 6600 sistema je bila jedinstvena procesorska jedinica sa 10 paralelnih perifernih procesora. Svaki od njih je bio posvećen I/O operacijama sa zadatkom da održava pun red procesorskih (queue) operacija. Centralni procesor je imao 10 paralelnih funkcionalno specijalizovanih jedinica, koje su služile za sabiranje i deljenje sa pokretnim zarezom, logičke operacije i sl. Sa današnjeg stanovišta možemo reći da je arhitektura procesora bila superskalarna (mada će se ovaj termin pojaviti skoro 30 godina kasnije). Procesor je operisao sa 60-bitnom dužinom reči i imao 60-bitne registre [15]. Instrukcijski set je bio relativno mali pošto je obrađivao podatke koje su već procesirali periferni procesori. Ova osobina mu je omogućila da ima veći radni takt tj. radnu frekvenciju, a poslužila je i kao idejna osnova za razvoj RISC (Reduced instruction set computing) mikro procesorskih rešenja osamdesetih godina (IBM Power, MIPS, DEC Alpha, ARM, Intel i860/960, Sun SPARC itd.).




Ilustracija 3. CDC 6600 Superkompjuter

Tvorac ovog ambicioznog dostignuća je bio Seymour Cray sa grupom dizajnera. Pre nego što je osnovao sopstvenu kompaniju, Cray je za kompaniju Control Data 1968. godine dizajnirao i naslednika superkompjutera u vidu CDC 7600.

Dizajniran na bazi brzih diskretnih tranzistorskih komponenata, kako bi se postigao veći radni takt procesora od 36,3 MHz (trajanje ciklusa operacija 27,5ns) CDC 7600 je bio kompatibilan sa prethodnim CDC 6600 i u osnovi je samo unapredio tehnologiju i paralelizam prethodnika, uz prosečno ubrzanje od oko pet do maksimalno trideset puta. Na testovima koje je izveo Američki centar za meteorološka istraživanja (NCAR) 1970. godine CDC 7600 je bio za nijansu brži od IBM System 360 modela 195 superkompjutera koji je doneo tehnološku novinu u obliku ECL monolitnih integrisanih kola sa po 664 tranzistora po kolu (MSI).

Seymour Cray je 1972. godine napustio Control Data i osnovao kompaniju Cray Research koja je 1976. godine izbacila na tržište Cray 1 superkompjuter na bazi LSI tehnologije integralnih kola. Od 1980. godine i drugi svetski proizvođači su se uključili i ponudili rešenja u oblasti HPC primene.



Ilustracija 4. CDC 7600 Superkompjuter sa specifičnim „C“ oblikom

1.1.2 Razvoj baza podataka

Prvi sistem za automatsku obradu podataka patentirao je Herman Holerith 1884. godine za potrebe popisa stanovnika SAD-a. Svaki građanin je bio predstavljen nizom od 80 karaktera. Podaci na bušenim karticama su ručno ubacivani u uređaj za očitavanje, a obrada podataka se odnosila na prebrojavanje. S obzirom da je popis stanovništva obavljen veoma uspešno Holerith je prodao svoj patent statističkom birou. Njegovo ime je značajno i zbog činjenice da je 1911. godine udruživši svoju kompaniju sa još nekoliko drugih formirao CTR (Computing-Tabulating -Recording Company) koja je 1924. godine preimenovana u IBM.

Nakon Drugog svetskog rata pojavili su se prvi elektronski računari koji su za unos podataka koristili format modifikovanih Holerith-ovih bušenih kartica i traka. Njihovi programi su bili napisani za specifične baze podataka, polja iste dužine su bila nefleksibilna, a ako tome pridodamo da su sistemi bili preskupi, postaje jasno zašto su kupci negodovali zahtevajući više.

U Los Angelesu je 1955. godine nastao SHARE neprofitna zajednica korisnika IBM 701 računarskog sistema [16]. Uz IBM-ovu podršku kroz davanje izvornog koda članovi su razmenjivali tehničke informacije o programskim jezicima, operativnim sistemima i bazama podataka. To je rezultiralo objavljivanjem operativnog sistema SOS (Share Operating System) namenjenog za rad IBM 709 računara. Rad ove zajednice ujedno predstavlja i preteču svih otvorenih softverskih rešenja (Linux, GNU Project).

General Electric je 1963. godine razvio IDS (Integrated Data Store) prvi *mrežni* sistem za upravljanje bazama podataka. Tvorac IDS-a bio je Charles Bachman koji je osmislio i prvi multi programski mrežni pristup bazi podataka WEYCOS [17].

1964.godine IBM je za potrebe Apollo [18] svemirskog programa predstavio svoj *hijerarhijski* sistem upravljanja bazama podataka na IBM/360 seriji računara. Nazvan IMS (Information Management System) pružao je mogućnost odabira između devet različitih procesora i to tipova I/O uređaja što je korisniku davalo mogućnost da prilagodi sistem svojim potrebama. Njegove prednosti su bile mala razuđenost podataka, nezavisnost i bezbednost, a nedostaci problematična implementacija i teška upravljivost usled nedostatka standarda.

Tokom šezdesetih godina IRI Software i Comshare nezavisno jedan od drugog su počeli razvoj onoga što će kasnije postati multidimenzionalni sistem baze podataka. U narednoj dekadi IRI Express je postao veoma popularan alat za marketinške analize, da bi početkom osamdesetih postao tržišni lider u oblasti alata za analitičku obradu podataka (kupio ga je Oracle).

1970. godine Edgar Codd IBM-ov istraživač je objavio rad „A Relational model of data for large shared data banks.“ [19] Ovaj rad je bio teorijska osnova za sve potonje *relacione* i *relaciono-objektne* baze podataka. Takođe bio je smernica za nastanak cele informaciono industrijske grane zasnovane na sistemima baza podataka koje su našle primenu u svakodnevnim poslovnim procesima i transakcijama. U IBM-u je formirana istraživačka grupa Sistem R [20] koja je vremenom evoluirala u SQL/DS (kasnije DB2). Jezik koji je kreiran u Sistemu R *SQL* (Structured Query Language) postao je standard za relacione baze i danas je ISO standard. Međutim iako je IBM izumeo originalni koncept i SQL standard, prvi komercijalni sistem za relacione baze podataka je potekao od Honeywell-a 1976. godine. SQL standard je prešao iz IBM-a u ANSI (American National Standards Institution) i ISO (International Standards Organization) u okviru koga je formirana radna grupa za praćenje njegovog razvoja koji još uvek traje [21].

Pod uticajem IBM-ovog istraživačkog rada na polju relacionih baza trojica prijatelja i kolega Larry Ellison, Bob Miner i Ed Oates su 1977. godine osnovali kompaniju Software Development Laboratories koja je kasnije preimenovana u Oracle. Već naredne godine izašla je Oracle V1 baza sa odvojenim Oracle programskim i korisničkim kodom. Kod je napisan u assembleru za PDP-11 mini računar pod RSX operativnim sistemom sa 128kB radne memorije. 1979. godine izašla je Oracle V2 kao prvi relacioni DBMS na tržištu. U tom trenutku mnoge kompanije su posedovale računare, ali sa današnje perspektive to su bili glomazni sistemi, sa velikom potrošnjom električne energije i neefikasnim softverom. Upravljanje I/O operacijama je bilo povereno samo dobro obučanim profesionalcima, dok su programeri sedeli za svojim radnim stolovima i razvijali programe na papiru. 1983. godine pojavio se Oracle V3 RDBMS razvijen u C programskom jeziku namenjen mainframe, mini računarskoj i PC platformi. On je pružao mogućnost korisniku da primenjuje softver u bilo kom računarskom okruženju. 1985. godine pojavio se Oracle V5 RDBMS za rad na „client - server“ arhitekturi. 1988. godine Oracle V6 je doneo mogućnost multi-korisničkog rada na istim tabelama, procesirajući samo specifične transakcione podatke. Pružao je sistem online čuvanja rezervne kopije (backup) podataka i shema baza. 1989. godine Oracle je uveo online transakcionu obradu (OLTP) u PC mrežnom okruženju [22].

1976. godine IBM je izdao „Query by Example“ za VM platformu gde je tabelarno-orjentisan korisnički interfejs (front-end) kreirao linearno sintaksni jezik. Korisnik je kroz ovo okruženje mogao da kreira zadatke, koje je sistem kasnije prevodio u transakcije nad svojim relacionim bazama podataka [23]. Ova osobina (QMF) je u potonjim DB2 bazama kreirala potpune SQL upite. 1981. godine IBM je predstavio prvi komercijalni relacioni DBMS proizvod SQL/DS koji je izdat u dve verzije za operativne sisteme (DOS/VSE -Virtual Storage Extended) i (VM/CMS) IBM z serije mainframea. 1982. godine izašao je IBM Database 2 kao prvi potpuni relacioni sistem za upravljanje bazama podataka. Sa izlaskom podverzije za IBM MVS mainframe platformu 1983. godine biće preimenovan u DB2 [24].

Tokom devedesetih na tržištu se pojavio „DB2 Parallel Edition“ kod koga je podržano grupisanje tj. klasterizacija više DB2 baza. Time je omogućena skalabilnost posredstvom distribuirane arhitekture (kod koje je svaki čvor bio nezavisan i potpuno samoodrživ). Jedna

velika baza podataka se mogla particionalizovati (podeliti u delove) na mnoštvu DB2 servera, koji međusobno komuniciraju preko brzih mrežnih interkonekcija. Ova verzija DB2 baze je sa originalne AIX mainframe platforme izvezena u DB2 „Extended Enterprise Edition“ verziju namenjenju za rad na Linux, UNIX i Windows PC serverskoj platformi.

Tokom osamdesetih godina pojavili su se multidimenzionalni modeli podataka. Ove baze su videle podatke kao multidimenzionalne kocke pogodne za primenu u analizi. Multidimenzionalni model ima tri važne primene u okviru analize podataka:

1. Skladišta podataka (Data warehouses) predstavljaju velike riznice informacija prikupljenih i objedinjenih iz mnoštva različitih izvora u kompaniji sa ciljem da budu analizirani.
2. Sistem online analitičke obrade (OLAP) treba da obezbedi brze odgovore na upite koji agregiraju velike količine podataka sa ciljem pronalaženja nekog opšteg trenda.
3. Data mining aplikacije teže da otkriju neko skriveno znanje (polu) automatski tražeći prethodno nepoznate paterne i međuzavisnosti u multidimenzionalnim bazama podataka.

1991. godine na tržištu se pojavio Arbor Software (koji kasnije menja ime u Hyperion Solutions) sa ciljem kreiranja korisničkog, multidimenzionalnog servera baza podataka, što je rezultiralo nastankom Essbase sistema. Bazna verzija Essbase će kasnije biti licencno ustupljena IBM-u sa ciljem integracije u DB2 sistem. Hyperion će sredinom dve hiljaditih godina biti kupljen od kompanije Oracle.

Početakom devedesetih godina nakon višedecenijskog razvoja i eksponencionalnog rasta količine podataka koji su prikupljeni i smeštani u baze i skladišta podataka, javila se realna potreba za sistemima za automatizovanu analitičku obradu prikupljenih podataka u realnom vremenu koje je Edgar Codd nazvao OLAP (*OnLine Analytical Processing*) [25].

Sa pojavom OLAP sistema stvorena je mogućnost automatizovane analitičke obrade raznorodnih multidimenzionalnih skupova podataka u realnom vremenu. To je obezbedilo dalji razvoj novih tehnologija u ovoj oblasti, koje će iznedriti data mining i prediktivne analitičke metode.

Sve navedeno je dovelo do stvaranja kompletno nove oblasti koju danas nazivamo poslovnim inteligencijom, a koja uključuje i metodologije generisanja izveštaja i sisteme za podršku upravljanju poslovnim procesima.

OLAP alati omogućavaju korisnicima da analiziraju multidimenzionalne podatke interaktivno iz različitih aspekata. Kada bismo razložili analitičke procese na grupe prostijih operacija mogli bismo prepoznati tri osnovne grupe:

- Konsolidaciju (roll-up) - podrazumeva radnje koje se preduzimaju sa ciljem agregacije podataka i njihovog generisanja u nekom od multidimenzionalnih strukturnih oblika pogodnih za dalju obradu.
- Istraživanje (prokopavanje) - omogućava da se kretanjem kroz detalje dođe do individualne kategorije podataka od značaja.

- Kreiranje preseka i mešanje - omogućava da se jedan isečak tj. željena projekcija multidimenzionalne OLAP data kocke meša, odnosno povezuje sa isečcima uzetim iz drugih uglova posmatranja.

Sistemi baza podataka namenjeni za OLAP koriste multidimenzionalne modele podataka kako bi omogućili kompleksne analitičke i nasumične upite sa što bržim vremenom izvršavanja. Kako se u procesu generisanja multidimenzionalnih struktura sa porastom dimenzionalnosti eksponencijalno povećava i količina podataka koje je potrebno procesuirati, OLAP sistemi koriste aspekte navigacionih, hijerarhijskih i relacionih baza podataka kako bi izbegli nepotrebne redudanse i pad performansi. Za bolje razumevanje suštine OLAP sistema dovoljno je uspostaviti prostu analogiju sa relacionim bazama podataka. Ono što su dvodimenzionalne tabele u relacionom modelu, to su multidimenzionalne data kocke za OLAP. Način njihovog kreiranja smeštanja i unutrašnje topologije u mnogome određuje i karakter OLAP sistema koji ih koristi.

OLAP kocke se sastoje od materijalizovanih (generisanih) pogleda na skupove podataka, koji su organizovani tako da predstavljaju agregirane činjenice u obliku numeričkih vrednosti opisanih merama i kategorizovanih po dimenzijama. Pri čemu su mere smeštene u unutrašnje ćelije hiper-kocke koje su obuhvaćene dimenzijama. Kao i u svim drugim hiper-dimenzionalnim strukturama pregled sadržaja je moguć samo kroz projekcije po nekom skupu dimenzija, pri čemu dolazi do agregacije ili usrednjavanja vrednosti projekcionih ćelija.

U zavisnosti od načina implementacije multidimenzionalnih OLAP rešenja razlikujemo [26] dve osnovne i jednu hibridnu formu [27]:

Relacioni OLAP sistemi (ROLAP) bazirani na korišćenju tradicionalnih relacionih DBMS rešenja za smeštanje podataka, uz upotrebu specijalizovanih indeksnih struktura kako bi se obezbedile adekvatne performanse multidimenzionalnih upita.

Multidimenzionalni OLAP sistemi (MOLAP) koji smeštaju podatke na diskove u specijalizovane multidimenzionalne strukture. Obično koriste napredne tehnike indeksiranja raspršenih višedimenzionalnih vektorskih struktura podataka sa ciljem maksimalne optimizacije korišćenja slobodnog prostora, postizanja što brže i lakše manipulacije kao i projekcionja OLAP kocki.

Hibridni OLAP (HOLAP) kao kombinacija prethodna dva pristupa treba da obezbedi skalabilnost i performanse tako što će izvorni podaci ostati u relacionim bazama, a sumarni će se čuvati u odvojenim višedimenzionalnim strukturama.

U zavisnosti od načina na koji će se iz relacionog modela kreirati sadržaj budućih multidimenzionalnih OLAP kocki prepoznajemo nekoliko tipičnih topologija shema kao što su:

- Zvezdasta (star) shema
- Pahuljasta (snowflake) shema
- Sazvežđe činjenica (Fact constellation) shema

Ove sheme opisuju na koji način će postojeće tabele u relacionim bazama podataka biti povezane, kako bi se mogla izvršiti materijalizacija OLAP kocke. Kao što smo već napominjali multidimenzionalna struktura uvodi pojmove: mere (measures) koje su dobijene iz zapisa tabele činjenica (fact table), dimenzije koje se dobijaju iz tabele dimenzija. Svaka mera može biti opisana kao skup naziva polja tabela ili metapodataka koji su asocirani sa njima, dimenzije su uproščeno rečeno ono što opisuje ove nazive i pruža informaciju o samoj meri. Dok su činjenice po sebi materijalizacija prikupljenih informacija koja će u projekcijama kocke biti (matematička) projekcija u obliku suma ili prosečnih vrednosti u zavisnosti od posmatranog projekcionog ugla ili preseka.

Za razliku od ROLAP rešenja (široko propagiranih od strane proizvođača RDMS sistema) kod kojih su osnove u formalnom i tehnološkom smislu transparentne i jasno formalizovane jer su bazirane na objektno-relacionim baza podataka [28], kod MOLAP rešenja to još uvek nije slučaj. Kako *žive* transakcione baze podataka u svom relacionom obliku nemaju dovoljno vrednosti za podršku odlučivanju, javila se potreba za adekvatnim sistemom prevođenja istih u multidimenzionalne strukture, pogodne za analitičke procese i deduktivno mašinsko zaključivanje (Data Mining). Usled postojanja velikog broja arhitektura prisutna je šarolikost po pitanju data modela. Trenutno sve komercijalne metodologije koriste modele koji su kao instrumenti po tipskoj strukturi usko vezani za njihove sopstvene softverske proizvode. Istraživanja na polju matematičke formalizacije multidimenzionalnih struktura podataka donela su različita gledišta [29] vezana za modelovanje multidimenzionalnih podataka, pri čemu se služe različitim terminologijama i semantičkim elementima. Sve ovo ima za posledicu nepostojanje generalno prihvaćenog multidimenzionalnog modela.

Podaci se u okviru MOLAP sistema smeštaju u višedimenzionalne vektorske strukture koje se razlikuju od relacionih tabela. Informacije o načinu i formama logičkih struktura koje se koriste za različita komercijalna rešenja i način njihove praktične implementacije su poslovna tajna kompanija i često su patentno zaštićene.

Ono što se sigurno zna je da su sva MOLAP rešenja na nivou logičkih struktura multidimenzionalnih podataka neki od oblika R-stabala. Za razliku od ROLAP rešenja gde se podaci nalaze u regularnim tabelama, a pristupa im se preko indeksne bit-mape koja po pravilu je B+ stablo. Stoga ćemo dati kratak pregled karakteristika R-stabala kao logičkih struktura multidimenzionalnih podataka.

Antonin Guttman u svom radu „R-trees a Dynamical index structures for spatial“ definiše R-stabla kao logičke strukture podataka namenjene za smeštanje i indeksiranje multidimenzionalnih podataka.


Guttman u svom uvodnom izlaganju za R-stabla kaže: „Sa ciljem da se rukovanje prostornim podacima (spacial-data) učini što efikasnijim, a što je jedan od zahteva CAD i Geo-Data primena, database sistemima je potreban mehanizam indeksiranja koji će im omogućiti da

lakše i brže izvlače željene podatke u skladu sa njihovim prostornim (spatial) lokacijama. Kako tradicionalni metodi indeksiranja nisu dovoljno prilagođeni za potrebe data objekata sa ne-nultom vrednošću smeštenom u multidimenzione prostore, predložena je dinamička indeksna struktura koja je tokom niza testova pokazala da može da odgovori adekvatno na postavljene zahteve“ [30]. Jedan od glavnih razloga za uvođenje R-stabala je bila nemogućnost do tada poznatih struktura (koje su koristile jednodimenzionalno uređene ključeve kao što su B-stabla i ISAM indeksi) da obezbede adekvatno pretraživanje multidimenzionalnih prostora. R-stablo je balansirano po visini slično kao i B-stablo sa indeksnim zapisima u listnim tačkama (nodovima) koji sadrže pokazivače (pointere) ka objektima podataka. Prednost ove indeksne strukture je što je potpuno dinamička pa je moguće istovremeno vršiti upis, brisanje i pretragu podataka, a da pri tome nije neophodno sprovođenje periodičnih sesija sređivanja i reorganizacije podataka. Kako se prostorne (spatial) baze sastoje od kolekcija n-torki (eng. tuples) koje predstavljaju prostorne (eng. spatial) tj. multidimenzionalne objekte, svaka n-torka ima jedinstveni identifikator koji može biti upotrebljen da bi se povukao listni kraj (node) u R-stablu koji sadrži indeksni zapis entiteta u obliku:

$$(I, n\text{-torka-identifikator})$$

Pri čemu se *n-torka-identifikator* odnosi na n-torku u bazi podataka, a I je n-dimenzionalni pravougaonik koji predstavlja graničnik područja indeksiranog prostornog objekta.

$$I=(I_0, I_1, \dots, I_{n-1}) \quad \text{pri čemu je } n \text{ broj dimenzija}$$



Neke od osobina R-stabala su: unutrašnja grananja (nodes) imaju stepen, listovi smeštaju do $\Theta(B)$ stavki, svaki čvor ima svoj granični okvir, tačke mogu biti u više od jednog čvora potomka, struktura im je pogodna za smeštanje d-dimenzionalnih pravougaonih struktura, podaci su smešteni u listovima, struktuirana su nalik B-stablu (binarno stablo), razgranavaju se nalik B-stablu, obezbeđuju rebalans grananja u osnovi sličan B-stablu i daju bolje performanse u odnosu na B-stabla.

Ilustracija 5. Prikaz mapiranja podataka u R -stablu

U međuvremenu naučni razvoj u ovoj oblasti iznedrio je nekoliko podvarijanti ovog stabla kao što su R*stabla, R+stabla, 3D Hilbertove krive tj. Hilbertova R stabla ako i X-stabla [31].




Figure 4 9
Search performance vs amount of data
CPU cost





Figure 4 10
Space required for R-tree
vs amount of data

Ilustracija 6. Performanse sistemskih zahteva R-stabla u zavisnosti od broja zapisa^[30]




Ilustracija 7. Vizualizacija R*stabla za 3D kocke

Sledeće pitanje koje se otvara je fizička realizacija tj. način na koji se podaci smeštaju u nekom konkretnom slučaju. Ako krenemo od rešenja koja se baziraju na ROLAP-u videćemo da je situacija veoma jasna i može se ukratko svesti na suštinsko pitanje, kako je neki komercijalni proizvod implementirao indeksiranje de-normalizovane forme podataka smeštene u komercijalne relacione baze (po pravilu ne mora da bude podržano samo njegovo rešenje). Sa druge strane priča sa MOLAP-om je donekle zamagljena jer se svaki proizvođač trudi da *sam* način implementacije na neki način zaštiti kao poslovnu tajnu. Tako nailazimo na mnoštvo patentiranih tehnologija koje opisuju načine i metodologije primene indeksiranja multidimenzionalnih podataka, dok o samim podacima nailazimo na šture informacije o prostornim vektorima ili raspršenim strukturama. Primer toga možemo videti u IBM patentu br. US5781906A [32] iz 1998. godine u kome grupa autora daje predlog sistema i metoda za kreiranje struktura namenjenih indeksiranju multidimenzionalnih objekata. Zatim u patentu US5926818A [33] iz 1999. godine saznajemo o načinima implementacije multidimenzionalne baze podataka u relacionoj bazi podataka, a u patentu EP2504776A1 [34] saznajemo načine

klasterizacije multidimenzionalnih podataka, implementaciju servera multidimenzionalnih baza podataka i sl...

Uz sve navedeno, a uzimajući u obzir i lično iskustvo sa SciDB [35] projektom (koji ima za cilj razvoj otvorenog rešenja baze podataka za potrebe skladištenja i obrade ogromnih skupova multidimenzionalnih naučnih baza podataka MDDB) mogu reći da su podaci u multidimenzionalnim bazama podataka smešteni u vektorske memorijske strukture [36] uz korišćenje mehanizama indeksiranja.

Na ilustraciji 8. mogu se videti dve sheme koje opisuju metodologiju rada sistema za podršku multidimenzionalnih baza podataka [37].



Ilustracija 8. Levo: Blok dijagram kompjuterskog sistema sa podrškom za indeksiranje multidimenzionalnih DB, desno: osnove SciDB (MDDB) arhitekture

Jedna od prednosti analitičkih servisa i OLAP sistema se ogleda u tome da mogu poslužiti kao izvori podataka za napredne statističko - matematičke alate koji ne moraju nužno biti u stanju da razumeju MDX upitni jezik. Alati kao što su IBM SPSS, Maple, R, STATISTICA, Wolfram Mathematica i drugi koriste razne dodatke za povezivanje ili su u stanju da komuniciraju sa analitičkim servisima posredstvom MDX komandi.

Mogućnosti i funkcionalnosti ovih alata u domenu matematičko-statističkih obrada u mnogome prevazilaze MS Excel, a njihovi korisnici ih upotrebljavaju za dublja i kompleksnija naučna istraživanja pa se stoga u poslednje vreme sve češće može čuti da se u ovom slučaju radi o Data science primenama OLAP-a. Treba napomenuti da je uspostavljanje OLAP-a tj. analitičkih servisa tek jedan od neophodnih koraka na putu ka postizanju Prediktivne analitike i Data mining funkcionalnosti. (uključujući i cluster analysis, sequence alignment, pattern matching).

1.1.3 Razvoj PC arhitekture

Personalni računari kao mali desktop sistemi su se pojavili na tržištu krajem šezdesetih godina 20-og veka. U svakodnevnom kancelarijskom poslovanju koje se sve više oslanjalo na velike sisteme za obradu i pripremu podataka, javila se potreba za određenim stepenom autonomije. Tražilo se rešenje koje bi korisniku omogućilo da piše i izvršava manje programe bez potrebe da čeka na alokaciju slobodnih resursa većih računarskih sistema.

U skladu sa ovim zahtevima prvi pravi personalni računar je bio Oliveti Programa 101 iz 1964. godine [38]. Sa radnom memorijom od samo 120 instrukcija Oliveti je mogao da rešava diferencijalne jednačine, izvodi numeričku integraciju, zapisuje, čita i izvršava unapred pripremljene programe sa magnetnih kartica. Počivao je na tehnologiji diskretnih tranzistorskih komponenata, radna memorija mu je bila približno 240 bajta, programe i podatke za obradu je skladištio na magnetne kartice, a izlaz je automatski štampan na 9 cm-skoj rolnoj papira.


1965. godine sa pojavom super malog DEC PDP-8 postavljene su donje granice mini računara, a segment desktopa je dodatno oivičen 1968. godine kada se pojavio Hewlett-Packard 9100A računar, reklamiran od strane HP-a kao programabilni kalkulator.

Nudeći mogućnost brze *ad hoc* automatizacije svakodnevnih procesa obrade podataka niskog obima, ovi računari su lako našli svoje mesto u računovodstvenim odeljenjima kompanija i laboratorijama naučnih institucija, čime je porasla i tržišna potražnja za njima. Početkom sedamdesetih godina vodeći proizvođači elektronskih kalkulatora su započeli tržišnu utakmicu nudeći kompaktnija i brža rešenja.

Krajem 1974. godine elektronski kalkulatori i video igre poput Atari pong-a su ušli u domove prosečnih Amerikanaca. 1975. godine posle pionirskog kit rešenja „Mark 8“ sa Intel i8008 mikroprocesorom, pojavio se „ALTAIR 8800“ sa bržim Intel i8080 mikroprocesorom. Reklamiran kao „personalni mini računar“ pobudio je veliko interesovanje kod entuzijasta. Karakterističan korisnički interfejs sa prekidačima za direktan unos *koda*, postojanje video terminala kao posebne jedinice koja se vezivala na RS232 i uopšte pristup radu su bili daleko od potreba običnih korisnika. Suštinski je oponašao dizajn mini računara sa kraja šezdesetih (bio je inspirisan „Data General Nova“ mini računarom iz 1969. godine).

1976. godine mala kompanija Apple je predstavila Apple I reklamirajući ga kao prvi jeftini mikroracunarski sistem sa integrisanim video terminalom i 8kB RAM-a na jednoj PC štampanoj ploči.

Ovo rešenje bazirano na MOS 6502 8-bitnom mikroprocesoru je objedinilo CPU, ROM (PROMS sa operativnim sistemom), 8kB RAM-a, TV/video terminal uz tastaturu i sve to u jednom kućištu, po uzoru na kućne video konzole. Uz veliku uštedu na broju potrebnih čipova i smanjenje troškova proizvodnje Apple I je imao cenu od 667 dolara. Primenom dinamičke RAM memorije od 4kB umesto uobičajenih statičkih 2102 čipova od 1kB, uklonjena je potreba za dodatnih 28A struje neophodne za njihovo napajanje.



Ilustracija 9. Izgled štampane ploče Apple I mikroracunara iz 1976. godine

Sredinom 1977. godine pojavili su se: Apple II sa MOS6502, 4-48kB RAM-a i Apple BASIC-om u ROM-u, TRS-80 Micro Computer System sa Zilog Z80 i 4kB RAM-a u kategoriji kućnih i Commodore PET (Personal Electronic Transactor) sa MOS 6502 i 4-96kB RAM-a kao personalni računar, čime je definitivno uspostavljeno tržište mikro računara.

Kompanija Atari je u periodu 1978 - 1979. godine predstavila Atari 400 i 800 mikro računare na bazi MOS 6502 (1,73MHz) sa 4 i 8kB RAM-a i specijalizovanim setom LSI audio i grafičkih video čipova. Cilj je bio obezbediti napredniji nivo multimedije od konkurencije i pružiti podršku za video igre razvijene za konzolne sisteme. Iste godine se pojavio i prvi 16-bitni mikro računar Texas Instruments TI-99/4 16-bitnim TMS9900 i 16kB VDP RAM-a i 26kB ROM-om.

Do 1980. godine pojavilo se mnoštvo sličnih rešenja kućnih računara. U Velikoj Britaniji Sinclair Research Ltd. je izbacio na tržište ZX80 i ZX81 mikro računare sa Z80 mikroprocesorom i skromnih 1kB statičkog RAM-a, ali sa cenom manjom od 100 britanskih funti (tada oko 180 dolara).

Mikro računarska revolucija je svoj pun zamah doživela tokom osamdesetih godina, a taj trend se preneo i na revitalizovani koncept desktop/personalnih računara. Prema nekim izvorima tržište mikro računara je do osamdesete godine postiglo obim prodaje od skoro milion uređaja, ostvarivši profit od približno 600 miliona dolara sa tendencijom daljeg rasta od 40% po godini. Sa druge strane proizvođači velikih sistema doživljavali su pad prodaje svojih hi-end mainframe sistema što se neminovno odražavalo i na poslovanje velikih kompanija pretplaćenih na vladine i naučne projekte. Tendencija decentralizacije kompjutinga se nezaustavljivo kretala u pravcu paradigme *računar u svakom domu i za svakog*.

Zatečen promenama na tržištu iz kasnih sedamdesetih IBM je razvio koncept koji je trebalo da ga distancira od tadašnjeg tržišnog segmenta mikro i personalnih računara. 1981. godine se pojavio IBM PC zasnovan na Intel i8088 16-bitnom procesoru sa RAM memorijom od 16 i

64kB, proširivom do 256kB. S obzirom da je već suvereno vladao tržištem velikih sistema IBM je nastojao da sa PC- jem pridobije poslovno orjentisane klijente kompanija, državnih i finansijskih institucija. Ali za tadašnjeg prosečnog korisnika personalnih/kućnih računara IBM PC je bio preskup (današnja ekvivalentna cena bi mu bila preko 11.000 dolara). Na tržištu su se za znatno manje novca mogli naći modeli računara drugih kompanija, koji su nudili nešto niže ali i dalje adekvatne performanse, manje dimenzije sa akcentom na audio-vizuelnim performansama, uz više obrazovnih i zabavnih sadržaja. Godinu dana kasnije Apple II, Atari XL i Comodore 64 su imali posebne LSI grafičke procesore sa hardverskom podrškom za premeštanje bitmap objekata, detekciju kolizije i paletom do 256 boja (Atari) kao i audio procesore sa višekanalnom multi oktavnom audio sintezom.

Ono što je presudilo u korist poslovne primene IBM PC-a bila je zaokruženost rešenja, ponuda periferijskih uređaja i mogućnost veze sa velikim sistemima. IBM PC računari su prodrli na skoro sve radne pozicije u kompanijama, pri čemu se nije preterano vodilo računa o proizvođačkim preporukama vezanim za uslove radnog okruženja.

1982. godine na tržištu su se pojavili MS DOS softverski kompatibilni računari drugih proizvođača sa sopstvenim hardverskim dizajnom i performansama sličnim IBM PC - ju. Pre pojave prvih IBM PC (XT) klonova kompanije Xerox, Olivetti, Hewlett-Packard, Sanyo, Digital Equipment Corporation-DEC, Texas Instruments i Wang su na tržište izbacile sopstvene MS DOS kompatibilne personalne računare.

1983. godine IBM je predstavio Personal Computer XT/370 na bazi IBM PC XT računara sa 3 posebne 8-bitne kartice koje su mu omogućavale da radi u 3 moda: kao PC DOS desktop, kao IBM 3270 terminal ka mainframu i da zahvaljujući procesorskoj kartici 370PC-P (sa dva Motorolina 68000 CPU) može da izvršava IBM S/370 instrukcije lokalno.

Iste godine kompanija Novell je izbacila prvu verziju svog „NetWare“ mrežnog operativnog sistema (network operating system). Kao polaznu osnovu ovaj sistem je pružao mogućnost kooperativnog multitaskinga, da bi se izvršavali različiti servisi na personalnom računaru sa mrežnim protokolom, fundamentalno baziranim na Xerox Network Systems stack-u.

1984. godine kompanija Apple je izbacila na tržište Apple Macintosh mikro računar na bazi Motorola 68000 16-bitnog mikroprocesora. Po prvi put se pojavio operativni sistem sa grafičkim korisničkim interfejsom (GUI) na mikro računaru. Iste godine kompanija DEC je lansirala svoj prvi 10 Mbit/s Ethernet koji je dozvoljavao skalabilno umrežavanje i primenu „VAXcluster“ klasteringa računara.

Sve ovo je bilo kombinovano sa „DECnet“ Ethernet-baziranim terminal serverima i DEC mrežnom storage arhitekturom. Ovako razvijeno mrežno storage rešenje je DEC-u omogućilo da se direktno takmiči sa IBM-ovim token - ring rešenjima. Vremenom je ovo Ethernet rešenje u potpunosti preuzelo primat i do danas ostalo u upotrebi kao dominantan mrežni model.

1985. godine kompanije Atari i Commodore su izbacile na tržište Atari ST i Commodore Amiga familije mikro računara na bazi Motorola 68000 16-bitnog mikroprocesora sa setovima specijalizovanih grafičkih i audio procesora. Prateći trend postavljen od strane Apple-a ponudile su GUI operativne sisteme na bazi WIMP koncepta. Za mikro računare se otvorilo tržište profesionalne audio i video/TV obrade.

Istovremeno na tržištu su se pojavili znatno jeftiniji IBM PC klonovi američkih i azijskih proizvođača. Zahvaljujući PC BIOS-u nezavisnih proizvođača kao što je Phoenix Technologies i standardnim Intelovim mikroprocesorskim i mikrokontrolerskim kolima, stvorena je gotovo cela industrijska grana u kojoj su razni proizvođači proizvodili komponente, sklopove ili cele konfiguracije.

1985. godine Intel je izbacio 80386 kao 32-bitnu verziju procesora kompatibilnog sa prethodnim 80x86 16-bitnim verzijama, obezbeđujući na taj način platformu za dalje unapređenje performansi IBM PC/MS DOS kompatibilnih rešenja. 80386 je doneo podršku za adresiranje do 4GB memorije. Pored tehnoloških unapređenja kao što su 275000 tranzistora i mogućnost uniformnog, zaštićenog i virtualnog adresiranja memorije, ovaj procesor je sa svojih oko 8 MIPS-a (maksimalno 11 MIPS-a pri radnom taktu od 33MHz) po prvi put u segmentu desktop PC računara pružio performanse slične radnim stanicama i mini kompjuterima iz prethodne decenije.

1986. godine pojavio se Compaq Deskpro 386 PC na bazi Intelovog 80386 procesora, kao prvi slučaj da neka kompanija inicira tehnološke promene na PC platformi, a da to nije IBM. Kako IBM više od sedam meseci nije bio u stanju da pruži adekvatan tržišni odgovor, ovo je bila prekretnica nakon koje IBM više nije bio apsolutni tehnički lider u PC svetu.

1987. godine Apple je izbacio Appple Macintosh II seriju mikro računara sa 32-bitnim Motorola 68020 mikroprocesorom, naprednim grafičkim procesorom i višekanalnom audio talasnom sintezom u CD kvalitetu. Iste godine su se pojavili i prvi laserski štampači, što je omogućilo desktop publishing (stono izdavaštvo).

1987. godine Acorn Computers je predstavio Acorn Archimedes kao prvi mikro računar na bazi 32-bitne ARM RISC mikroprocesorske arhitekture. ARM RISC arhitektura je nastavila da se razvija do danas. Osim dominantnog mesta u mobilnim i smart telefonima, ovi procesori čine okosnicu nekih novih tendencija ka razvoju ARM bazirane serverske blejld arhitekture.

1988. godine IBM je predstavio IBM Application System/400 (AS/400) koji je bio veoma popularno rešenje u svetu velikih sistema. Iste godine se pojavila i IBM 7437 VM/SP Personal Workstation.

IBM je počeo prodaju workstation (radna stanica) verzije IBM System/370 hardvera namenjenog da izvršava IBM-ov VM/SP operativni sistem. IBM 7437 VM/SP Personal Workstation je bio samostojeće tower kućište, koje se povezivalo na MCA kartice instalirane u IBM PS/2 modele 60, 70 ili 80. Ovo rešenje je opisivano kao IBM 9370 (super-mini computer - VAX killers) sa jednim terminalom.

1988. godine IBM je izdao IBM OS/2 LAN Server koji se izvršavao u okviru „IBM OS/2 Extended Edition“ operativnog sistema. Uvodeći koncepte domena (domenskih kontrolera), domenskih naziva, file i print sharing-a na mreži bio je pionirsko rešenje za uspostavljanje PC mreža.

1989. godine Intel je izbacio na tržište 80486 kao drugu generaciju x86 kompatibilnih 32-bitnih procesora. Osim primene VLSI tehnologije sa 1,18 miliona tranzistora (1-0,8 μ m), ovaj procesor je doneo tehnološka unapređenja kao što su uvođenje instrukcijskog cevovoda sa 8kB SRAM keša na samom procesoru, integracija matematičkog koprocesora (FPU) i dr. Optimizacija i vođenje instrukcijskog cevovoda omogućila je da se neke od instrukcija izvršavaju u toku jednog [39] takta procesora (što je sa prosečnih 1,95 taktova po instrukciji bilo oko 2,52 puta brže od i386), a što mu je obezbeđivalo performanse u rasponu od 20-41 MIPS-a za radne taktove od 25-50MHz.

Istovremeno kompanija Compaq (deo Digitala) je predstavila SystemPro Server zasnovan na PC (AT) platformi. Veliko tower kućište sa dva i486 procesora, RAID kontrolerom diskova i EISA (PC/AT) magistralom je bio *prvi pravi PC server*.

Početak devedesetih godina nezaustavljiv priliv sve jeftinijih IBM PC klonova je doveo do pada i nestanka drugih kompanija proizvođača *ne – IBM PC* personalnih i kućnih mikro računara. Napredna rešenja ovih mikro računara ostaće dugi niz godina ispred mogućnosti IBM PC tehnologije, kako u hardverskom tako i u softverskom smislu. Microsoft je tek sredinom devedesetih sa pojavom Windows NT na daleko jačoj Intel Pentium platformi i uz znatno više RAM-a uspeo da obezbedi puni pre-emptive multitasking (koji je bio prisutan deset godina ranije kod Amiga OS-a), grafičke performanse i bogatstvo GUI elemenata Apple Mac II i Amige.

1.1.4 Razvoj računarskih mreža i interneta

Sa razvojem digitalne računarske tehnike javila se potreba za direktnim povezivanjem udaljenih računarskih centara i uspostavljanjem međusobnih komunikacionih kanala. Cilj je bio omogućiti direktnu razmenu informacija između samih računara. Za relativno retke i međusobno udaljene računarske sisteme, razmena informacija i rezultata obrade se zasnivala na ljudskom posredovanju (prenos bušenih kartica i magnetnih traka), da bi se od druge polovine pedesetih godina razvila *point-to-point* komunikacija između mainframe računara i terminala (terminalska i serijska konekcija).

Kasnih pedesetih godina pored mnoštva kompanijskih i proizvođačkih standarda za *point-to-point* komunikaciju, javila se potreba za razvojem rešenja koje bi omogućilo prevazilaženje kako telekomunikacionih problema, tako i ograničenja uslovljenih proizvođačkim standardima (prvi takav opšte prihvaćeni standard je kasnije evoluirao u poznati RS-232). Istraživanja na polju paketnog prenosa i razmene podataka dovela su do razvoja prvih računarskih mreža sa paketnim prenosom podataka između heterogenih, geografsko udaljenih računarskih sistema. Tokom druge polovine šezdesetih godina iz okrilja naučnih, svemirskih i vojnih programa došlo je do uspostavljanja mnoštva raznorodnih paketnih mreža od kojih su možda najzanimljiviji Telenet i ARPANET.

Pojava prvih računarskih mreža vezana je za 1958-59. godinu i primenu rešenja korišćenog za povezivanje IBM 7000 računara (Direct Data Feature) sa terminalima u avio bazama, radarskim postrojenjima i komandnim centrima u SAD-u i Kanadi u okviru vojnog projekta SAGE. Tada je prvi put korišćena AT&T Bell Labs 101 dataset standard oprema sa brzinama od 110 bauda (110bit/sec). 1961. godine novi Bell 201A modemski uređaji obezbedili su 1200 half-dupleks preko zakupljene telefonske linije, dok u Bell 201B varijanti 2400bit/sec kao full dupleks vezu preko dve zakupljene telefonske linije (4-parice) [40]. AT&T je 1962. godine izbacio za široku upotrebu Bell 103A dataset modem i standard ITU V.21 [41] koji je podržavao brzinu prenosa od 300 bit/sec [42] u full dupleks vezi preko običnih telefonskih linija, a koristio je digitalnu frekventnu modulaciju (Frequency Shift Keying). Od 1960. do 1962. godine na bazi istih tehnologija IBM je razvio rešenje za rezervaciju avionskih karata SABRE kao prvo online transaktivno rešenje.

U ovom periodu glavni problem sa kojim su se susretale organizacije je bio kako što optimalnije iskoristiti velike i skupe računarske sisteme. Stoga se pribeglo usvajanju koncepta rada koji je podrazumevao optimizaciju i pravljenje redova poslova (jobs que), a obrade su se puštale po unapred predefinisanim redosledu koji je trebalo da garantuje maksimalnu iskorišćenost sistema. Međutim često se dešavalo da neki od računarskih sistema na različitim lokacijama ima raspoloživih resursa, a da ti resursi nedostaju na nekom drugom mestu. Stoga možemo reći da su pravi razlozi nastanka računarskih mreža istraživanja na polju povezivanja velikih sistema i stvaranje mogućnosti za razmenu podataka i poslova (programa) za obradu. *Ovo napominjemo iz razloga što se u popularnoj kulturi ova činjenica često previđa u korist legendi o stvaranju mreža otpornih na atomske udare i sl.*

U septembru 1962. godine Paul Baren je za konferenciju o informacionim sistemima napisao rad „On Distributed Communication Networks“. Nadovezujući se na svoj prethodni rad „Low Error Efficient Digital Communication Links“, Baren je predložio koncept distribuiranih povezivanja uz primenu paketnog prenosa. Ideje koje je izložio pružale su odgovore na probleme gubitka informacija kod klasičnih mreža sa komutacijom kola (Circuit-Switched Networks). Pored toga što je poslužio kao teorijska osnova za dalji razvoj WAN mreža, ovaj rad je pomalo vizionarski predvideo razvoj jeftinih, potpuno digitalnih komunikacionih veza, mikrotalasnih prenosnika i digitalne TV predaje [43].




FIG. 1 – Centralized, Decentralized and Distributed Networks

Ilustracija 10. Primer koncepta topologije mreža preuzet iz rada „On Distributed Communication Networks“ Paul Baren-a (1962).

Na osnovu izloženih radova Paul Baren je 1964. godine za projekat USAF i RAND korporacije objavio seriju memoranduma [44] na temu „On distributed communication“ gde je detaljno razradio ideje distribuiranih digitalnih mreža sa paketnim saobraćajem, switching nodovima, multiplekser stanicama, bezbednosnim i drugim konceptima koji su osnova današnjih mreža. Treba napomenuti da su tokom šezdesetih Leonard Kleinrock i Donald Davies nezavisno razvili mrežne sisteme koji su koristili paketni pristup za prenos informacija između računara preko mreža.

1962. godine J.C.R. Licklider je u okviru vladine agencije za napredna istraživanja (Advanced Research Projects Agency - ARPA) pokrenuo radnu grupu za razvoj računarskih mreža (po nekim izvorima imala je popularan naziv „Intergalactic Computer Network“). Vodeća ideja je bila stvoriti rešenje koje će maksimalno uposliti geografski razudene državne računarske sisteme, neophodne za američki svemirski i vojni program.

1964. godine istraživači u Dartmouth-u su razvili „Dartmouth Time Sharing System“ kao sistem za podršku distribuiranim korisnicima velikih računarskih sistema. Iste godine na MIT-u (Massachusetts Institute of Technology) istraživačka grupa, podržana od kompanija General Electric i Bell Labs, koristi računar da bi preusmeravala i upravljala telefonskim konekcijama (prvi primer routing i switching primene računara).

1965. godine Thomas Marill i Lawrence G. Roberts kreiraju prvu regionalnu „Wide Area Network“ (WAN) mrežu. Po mnogima ovaj događaj se smatra direktnim razvojnim prethodnikom ARPANET projekta. Iste godine na tržištu se pojavio prvi potpuno kompjuterski kontrolisan telefonski switch, proizveden od strane američke kompanije „Western Electric“.

1969. godine četiri američka univerzitetska centra iz dve savezne države su se međusobno povezala linijama od 50kb/s što je bio početak razvoja ARPANET mreže. Povezivanje računskih centara „UCLA-a“, „University of California“, „Stanford Research Institute“ (sva tri iz Kalifornija) i „University of Utah“ (Salt Lake City, Utah) ostvareno je preko zakupljenih linija.

Sa stanovišta regulatornih tela CCITT (ITU-T) je na IV plenarnoj skupštini 1968. godine doneo odluku da kreira radnu grupu „Joint Working Party on New Data Networks“. Radni program ove grupe je tokom vremena evoluirao, a od kasnih šezdesetih i ranih sedamdesetih fokus je bio na iznajmljenim digitalnim linijama (digital leased lines) i mrežama (digital circuit switched data). Preporuke za prve X-serije protokola su odobrene na CCITT plenarnoj skupštini iz decembra 1972. godine.

„Packet switched“ mreže su bile vruća tema radnih tela tokom sedamdesetih i osamdesetih sa prvim edicijama čuvenog X.25 protokola. Usled porasta broja „packet data“ 1976. godine su usvojene preporuke čiji se dalji razvoj odvijao tokom 1980., 1984. i 1988. godine.

Od ranih osamdesetih počeo je rad na razvoju „Open Systems Interconnection“ (OSI) modela u saradnji sa ISO i IEC, a nastavio se istim intenzitetom i tokom devedesetih godina. Zaključno sa dvehiljaditom godinom rad na standardizaciji je prešao u zrelu fazu, pa se tada već formalno ITU-T Study Groups VII telo posvetilo pitanjima bezbednosnih regulativa vezanih za mrežne protokole.

Značajan pomak u razvoju tehnologija bežičnih mreža se dogodio u junu 1971. godine kada je postao operativan ALOHANET eksperimentalni projekat na Havajskom univerzitetu. Tada su prvi put primenjene računarske mrežne tehnologije u kombinaciji sa radio telekomunikacijom. ALOHANET [45] projektom je povezano sedam (mainframe) računara sa četiri ostrva

havajskog arhipelaga u bi-direkcionu računarsku mrežu sa topologijom zvezde. Zasnovanu na paketnom prenosu koji će kasnije biti poznat kao standard X.25. Pionirski rad na ovom projektu započet 1968. godine kao rezultat je dao polazne osnove ne samo za razvoj X.25 standarda i WiFi-ja već i GSM i GPRS-a. Za ovaj eksperiment su korišćena dva radio kanala širine 100KHz frekventno modulirana na noseće frekvencije iz UHF područja, koje u to doba još nisu bile komercijalno dodeljene tj. na 407.350MHz i 413.475MHz. Prvi kanal je služio za predaju (TX) sa centralne lokacije, dok je drugi služio za prijem signala (RX) na centralnoj lokaciji. Centralna lokacija je bila smeštena u kampusu univerziteta i njen centralni računar IBM 360/65 je trebalo da opsluži operacione jedinice u okviru savezne države (terminale i računare) u radijusu od 320km. Cilj je bio uspostavljanje mreže koja bi omogućila prenos veći od 2400 do maksimalno 9600 baud-a što je bila maksimalna propusna moć zakupljenih linija. Ovaj projekat pored toga što je obezbedio deset puta veći prenos od 24.000 baud-a po kanalu, pružio je i ogroman doprinos teorijskom izučavanju mogućnosti utilizacije i propusne moći kanala prenosa, broja nasumičnih (random) korisnika i sl.


1972. godine na tržištu se pojavio komercijalni servis zasnovan na X.25 protokolu koji je kasnije iskorišćen kao pod infrastruktura za širenje TCP/IP mreža. Iste godine ARPANET je postao internacionalan.

1973. godine kompanija Motorola je lansirala prvi celularni mobilni telefon. Iste godine na bazi iskustava stečenih kroz ALOHANET projekat Robert Metcalfe za kompaniju Xerox PARC piše rad predstavljajući viziju „Ether-net“ mreže. U okviru kompanije je pokrenuta radna grupa u koju ulaze i David Boggs, Chuck Thacker i Butler Lampson, a već 1975. kompanija Xerox je patentirala Ethernet sa navedenim imenima članova ove grupe. 1976. godine Robert Metcalfe i David Boggs su objavili rad „Ethernet: Distributed Packet Switching for Local Computer Networks“.

1976. godine za Datapoint Corporation John Murphy je kreirao ARCnet kao rani oblik token-passing local area network (LAN) protokola. Ova mreža je bila zamišljena da obezbedi grupi terminala (Datapoint 2200) deljeni pristup 8“ flopi uređaju (deljenje storage uređaja). Kako su mikro računari ubrzo preuzeli funkcije terminala ova mreža je preimenjena za LAN.

Karakteristika ranog rešenja je bila upotreba RG-62/U koaksialnog kabla impedanse od 93Ω , mreža je imala zvezdastu topologiju sa aktivnim ili pasivnim habovima, a brzina prenosa je bila 2,5Mbit/s.

CCITT (ITU-T) 1976. godine je izbacio publikaciju „The Orange Book“ u kojoj je uobličena verzija X.25 protokola za „packet switched wide area network“ u obliku paketa standarda.



Ilustracija 11. Topologija na X.25 protokolu zasnovane mreže


1977. godine u Njujorškoj „Chase Manhattan“ banci uspostavljena je i puštena u rad prva komercijalna instalacija lokalne računarske ARCnet mreže (prvi „Local Area Network“). To je bio beta testni sajt pri čemu je korišćena „token-ring“ arhitektura. Mreža je podržavala brzine prenosa od 2,5 Mb/s i omogućavala povezivanje do 255 uređaja.

1978. godine „SunGuard“ (danas „Sungard Availability Services“) je razvio prvi komercijalno dostupan „disaster recovery“ servis, izdajući pod zakup 2800 kvadratnih metara prostora pripremljenog za Data centre.

Robert Metcalfe je 1979. godine formirao kompaniju 3Com. On je udružio kompanije Digital Equipment Corporation (DEC), Intel i Xerox da zajedno promovišu Ethernet kao standard. Ovaj takozvani „DIX“ standard (od „Digital - Intel - Xerox“) je specificirao Ethernet kao 10 Mb/s sa 48-bit polaznom i destinacionom adresom i globalnim 16-bit Ethertype-type poljem.

U septembru 1980. godine rad pomenute „DIX“ grupe je objavljen kao „The Ethernet, A Local Area Network. Data Link Layer and Physical Layer Specifications“ [46].

Druga verzija je izašla u novembru 1982. godine kao „Ethernet II“. Formalni rad na promovisanju Etherneta kao standarda kroz rad IEEE standardizacionih tela rezultirao je objavljivanjem predloga IEEE 802.3 [47] standarda 23. juna 1983. godine.




Ilustracija 12. Mapa testne TCP/IP ARPANET mreže iz februara 1982.

1983. godine IEEE je 802.3 standard objavio kao draft (potpuno usvojen tek 1985. godine). Iste godine istraživači sa Berkeley-a su stvorili UNIX operativni sistem koji je omogućavao pristup računara računaru. Iako je sistem osmišljen još 1969. godine u Bellovim laboratorijama, tek sa osamdesetim je počela njegova široka primena. UNIX je prilagođen za TCP/IP protokol, što je pružalo mogućnost ne samo komunikacije među računarima, već i kodiranje i dekodiranje paketa podataka koji putuju mrežom velikom brzinom.

Kako je ceo poduhvat bio potpomognut javnim sredstvima UNIX softver je postao javno dostupan samo za cenu distribucije. To je rezultiralo povezivanjem lokalnih, regionalnih mreža do umrežavanja velikih razmera.

Da bismo objasnili razvoj fenomena poznatog kao Internet vratićemo se u šezdesete godine 20-og veka i nastanak ARPANETA. Iako postoje oprečna mišljenja o samom nastanku ove mreže, najčešće se pribegava tvrdnji da je lansiranje prvog Sputnjika uznemirilo američki vojni vrh, te je DARPA pokrenula projekat stvaranja komunikacionog sistema.



Ilustracija 13. Istorijski razvoj interneta do 1996. godine

Prva takva mreža je nastala 1969. godine pod nazivom ARPANET. Pravo pristupa su imali istraživački centri angažovani na različitim projektima od strane Ministarstva odbrane SAD-a. U početku su naučnici koristili mrežu za razmenu iskustava i diskusije, da bi u jednom trenutku počeli da je primenjuju i za privatne razgovore. 1983. godine došlo je do podele, ARPANET je postao mreža za naučne svrhe, a MILNET mreža za vojnu primenu. Osamdesetih godina Nacionalna fondacija za nauku (National Science Foundation) je stvorila CSNET naučnu mrežu i BITNET nenaučnu mrežu. U osnovi i jedne i druge nalazio se ARPANET.

ARPA - INTERNET mreža svih mreža je oblikovana tokom osamdesetih godina. Finansirana iz budžeta Ministarstva odbrane SAD-a, pod direktnim nadzorom Nacionalne fondacije za nauku, vremenom je preimenovana u INTERNET.

Početkom devedesetih godina došlo je do komercijalizacije Interneta. 1991. godine je bilo 9000 komercijalnih domena, a do kraja 1994. godine njihov broj je narastao na 21700. [48] Stvoreno je nekoliko komercijalnih kompjuterskih servisa koji su pružali usluge po pristupačnim cenama. Prvi pretraživač „Archie“ pojavio se devedesete godine, pretraživao je imena datoteka i naslove, ali nije indeksirao sadržaj tih datoteka.

Do 1993. godine većina velikih PC proizvođača (IBM, Compaq, HP, Dell) je u svojoj ponudi imala mrežne PC serverske konfiguracije. Na njima su se nalazili mrežni operativni sistemi poput Novell NetWare ili Sun-ov NFSv2, a osnovni operativni sistem im je bio IBM OS/2 sa LAN Manager-om, IBM AIX (Unix), Windows 3.11 za radne grupe.

Po prvi put se pojavio Microsoftov Windows NT (New Tehnologies) kao prvi Microsoft puni priemtpive multitasking operativni sistem za 32-bitne sisteme.

1994. godine pojavio se IBM OS/2 Warp i MS Windows NT 3.5, a 1995. godine MS Windows 95. Masovna popularizacija ovih operativnih sistema i dostupnost 32-bitnih PC platformi u svim segmentima od kućnih, kancelarijskih do serverskih platformi *de-facto* je uspostavila PC monopol u računarskom svetu. U ovom periodu su nastali pretraživači Infoseek, AltaVista, Galaxy, WebCrawler, Lycos i Yahoo.

1995. godine je i zvanično objavljena specifikacija IEEE 802.3u Ethernet standarda čime je brzina prenosa Etherneta povećana sa 10 Mbit/s na 100 Mbit/s (100BASE-TX, 100BASE-T4, 100BASE-FX Fast Ethernet). Ova promena je podrazumevala promenu standardizovanog žičnog medijuma. To je značilo definitivni prelaz sa koaksialnog 50Ω kabla na 4-parični UTP kabl.

1996. godine Intel je izbacio Pentium Pro kao šestu generaciju x86 (P6) mikroprocesora, namenjenih primarno PC serverskim platformama. Iste godine kompanija Microsoft je izbacila Windows NT 4.0 kao prvi Win95 GUI bazirani priemtpive-multitasking operativni sistem sa podrškom za kreiranje website servera.

1998. godine IEEE 802.3 standard je podržao 1Gb/s brzine prenosa za optičke, a od 1999. godine i za bakarne UTP kablove. Iste godine Larry Page i Sergey Brin su osnovali Google web pretraživač koji je danas apsolutni lider na tržištu.

Od 2002. godine predviđen je rad sa 10Gb/s brzinama prenosa podataka (usvojen 2006. godine), a 2010. godine usvojeni su 802.3ba standardi za 40 i 100 Gb/s Ethernet. Od 2004. godine pojavili su se novi koncepti primene interneta i web servisa, poput Web 2.0 sa fokusom na social-networking, a sve kroz web-interaktivnost i prilagođenost pojedinačnom korisniku primenom Java-skripti i AJAX aplikativnog sloja na klijentskoj strani.

2005. godine na tržištu su se pojavila prva InfiniBand rešenja sa brzinama od 20 do 60Gb/s. Ova rešenja se i dalje razvijaju od strane grupe proizvođača (Cray, HP, IBM, Intel, Oracle, Mallanox, Emulex, Microsoft i dr.) sa ciljem podrške HPC-u za potrebe „core network“ i storage interkonekcija. Dve kompanije koje su se izborile za primat na web tržištu su svakako Google i Facebook.

1.1.5 Distribuirani, Grid i Cloud Computing

Distribuirana računarska obrada je svaki oblik obrade podataka u kome više nezavisnih, međusobno udaljenih računara komunicira primenom mrežnih tehnologija. Oni zajednički obrađuju skupove podataka koji prevazilaze kapacitete svakog od njih pojedinačno, a što se postiže particionalizacijom tj. podelom zadataka na manje podskupove koji se dodeljuju svakom od njih.

Osnovna razlika između *distribuiranog* i *klasterizovanog* kompjutinga je u činjenici da distribuirani zahteva usitnjavanje poslova i njihovu nezavisnu obradu, dok se kod klasterizacije računarski kapaciteti udružuju stvarajući jedinstven sistem većih performansi, pri čemu pojedinačni podsistemi nisu nezavisni, iako u slučaju ispada mogu biti zamenjeni.

Sa stanovišta razuđenosti klasterizovani računari se obično smeštaju blizu ili fizički slažu (stacked), a za njihove interkonekcije se koriste mnogo kraće i znatno brže mrežne interkonekcije. Nasuprot tome računari u distribuiranom sistemu mogu biti globalno raspršeni, a za interkonekciju se koriste LAN, WAN ili internet konekcije.

Razvoj distribuiranog kompjutinga je pratio razvoj računarskih mreža. Prve distribuirane obrade na velikim sistemima su evoluirale sa razvojem ARPANET i Ethernet mreža u drugoj polovini sedamdesetih i osamdesetih godina. Prvi distribuirani programi su bili Creeper i Reaper pa do ARPANET sistema elektronske pošte.


Krajem sedamdesetih godina oblast distribuiranih obradnih sistema je intezivno istraživana. Od 1982. godine organizovane su specijalne tematske konferencije vezane za ovu oblast poput „Symposium on Principles of Distributed Computing-PODC“ i „International Symposium on Distributed Computing-DISC“.

U drugoj polovini osamdesetih sa razvojem masovno paralelizovanih superkompjutera razvijaju se i pripadajuće softverske arhitekture za sisteme razmene poruka. Početkom devedesetih sa unapređenjem mrežnih tehnologija, propusna moć mreže kao ključna kočnica razvoja je smanjila svoj negativan uticaj. To je rezultiralo pojavom prvih distribuiranih kompjuting projekata poput DEC System Research „Internet-based“ iz 1988. godine, (o IBM rešenjima smo već pisali, a treba spomenuti i IBM GPFS sa IBM AIX). 1997. godine pokrenut je projekat „distributed.net“ kao prvi internet mrežno zasnovan distribuirani kompjuting projekat. Korišćenjem „distributed.net-a“ uz pomoć velikog broja internet korisnika rešeno je mnoštvo kriptografskih izazova postavljenih od strane RSA laboratorije i drugih istraživačkih ustanova.

Početkom dvehiljaditih godina dolazi do razvoja klasterizovane tj. grupisane arhitekture koja će evoluirati u grid. Prioritet dobija primena komercijalno dostupnih standardnih računarskih tehnologija umesto specijalnih čvornih mašina.

Razvijaju se softveri za podršku „web-wide“ klastera. Kompanija Google u realizaciji svojih infrastrukturnih rešenja dovodi do ekstreme primenu navedenih tehnologija.

U maju 1999. godine pokrenut je SETI@Home volonterski naučni program sa ciljem da se uz podršku internet zajednice obrade ogromne biblioteke snimljenih sekvenci radio signala, koje je više od trideset godina sakupljao radio teleskop Arecibo (305m) u Portoriku. Bilo je potrebno izvršiti digitalne obrade i filtriranje snimljenih signala, čiji je obim prevazilazio kapacitete raspoloživih superkompjuterskih resursa, kao i materijalne mogućnosti Instituta za svemirska istraživanja pri Berkeley univerzitetu. Ideja je bila da se kroz internet distribirani kompjuting preko male klijentske aplikacije na PC stanicama učesnika vrše obrade, a rezultati po završetku vraćaju u laboratoriju. Ovo je možda najbolji primer distribuiranog obradnog rešenja. Uz pomoć volontera (internet korisnika) koji ustupaju deo slobodnog procesorskog radnog vremena na svojim personalnim računarima, došlo se do neophodnih obradnih kapaciteta. I sam autor ovog rada se 1999. godine pridružio inicijalnoj grupi korisnika ove aplikacije, od koje su u SETI-ju očekivali da će okupiti do 50.000 klijenata. Međutim u prvoj godini sistem je imao daleko više učesnika, da bi u narednim godinama porastao na 5,2 miliona. U trenutku pisanja ovog rada (29.02.2016.) sa 143.000 aktivnih i 1,4 miliona povremenih korisnika, obradna moć mu je oko 742.356 TeraFLOPS u sekundi, dok je kapacitet celokupnog BOIC (Berkeley Open Infrastructure for Network Computing) sistema 167.601.228 PetaFLOPS-a.




Ilustracija 14. Izgled SETI@Home PC klijenta pre prelaska na objedinjenu BOINC arhitekturu

U prvoj polovini dvehiljaditih godina razvoj Web 2.0 softverskih tehnologija i web servisa (Distributed Computing Environment-DCE, Common Object Request Broker Architecture CORBA, SOAP-Web servisi) [49] transformisaće potrebu za zasebnim klijentskim aplikacijama i utreti put postepenom prelasku distribuiranog kompjutinga u formu koja će dobiti naziv grid (mrežni) kompjuting.

Ian Foster, Carl Kesselman i Steve Tuecke su pokrenuli ideju o kreiranju „Globus Toolkit“ alata, koji je u sebi objedinjavao upravljanje obradom podataka, njihovim kretanjem, davanjem prava pristupa, upravljanjem skladištima i smeštanjem podataka. Tome je pridodata i ideja o setu alata pomoću kojih bi se razvili dodatni servisi na bazi iste infrastrukture za upravljanje agregacijom podataka, mehanizmima upozoravanja i okidačkim servisima. Kao pioniri razvoja oni su *de-facto* postavili standard za kreiranje grid rešenja koje su prihvatili i drugi proizvođači [50].

To je rezultiralo pokretanjem velikog broja istraživačkih projekata baziranih na gridu iz različitih naučnih oblasti, od matematike i fizike do biohemije (spajanje proteina) i medicine (istraživanje tumora).



Ilustracija 15. Pregled nekih grid computing naučnih projekata između 2001-2008

U mnogim slučajevima obradni računarski resursi su obezbedili naučni proboj za koji bi možda bila potrebne decenije. Najbolji primer je nagrada Sidney Fernbach koju je 2006. godine dobio Edward Seidel za doprinos u razvoju softvera za HPC i Grid Computing koji je omogućio kolaborativna numerička istraživanja kompleksnih problema u fizici, konkretno modelovanje sudara crnih rupa [51].

O prednostima grid rešenja postoje različita mišljenja. Prema IBM-u grid kompjuting je sposobnost da se korišćenjem otvorenih standarda i protokola obezbedi pristup aplikacijama, podacima, obradnim resursima, smeštajnim kapacitetima i širokom nizu drugih resursa preko interneta.

Grid je vrsta paralelnog i distribuiranog sistema koji omogućava razmenu, odabir i agregaciju resursa distribuiranih preko više administrativnih domena na osnovu njihove dostupnosti, kapaciteta, performansi, cene i zahteva korisnika vezanih za nivo kvaliteta (QoS) usluge [52].

Istraživački centar CERN kao rodonačelnik web-a i možda najveći institucionalni korisnik grid computing tehnologije 2008. godine je definisao grid kao servis za deljenje kompjuterske snage i kapaciteta za smeštanje podataka preko interneta [53].

Pojam Cloud Computinga se pojavio krajem 2007. godine, a konceptualno je bio veoma sličan Fosterovom [54] određenju grid kompjutinga. Prvenstveno u ideji servisne arhitekture koja je korisnicima pružala mogućnost da u zavisnosti od potreba angažuju obradne resursa


(slično potrošnji električne energije u svakodnevnom životu). Usled zamagljenosti razlika i granica između ova dva koncepta i danas se smatra da je grid computing povezan sa načinom na koji se isporučuje/obezbeđuje Cloud Computing sistem.

Trend virtualizacije u serverskom svetu, pojava Web 2.0 servisa na već postojećoj grid arhitekturi i druga aplikativna rešenja 2008. godine su konvergirala u paradigmu koju danas znamo kao Cloud Computing. Sa jedne strane servisno orjentisana arhitektura (Service-oriented Architecture -SOA), sa druge virtualizovan hardverski sloj (na bazi grid kompjutinga uvezani Data centri) stvorili su okruženje koje je po svojoj funkcionalnosti veoma podsećalo na „mainframe computing“. Servisi koji krajnjem korisniku prema potrebama treba da obezbede:

- U najnižem obliku hardversku (serversko-mrežnu) infrastrukturu kao servis (Infrastructure as a service - IaaS). Pri tom je korisnik lišen brige održavanja Data centara i replikacije podataka između geografsko udaljenih lokacija, jer je ceo hardversko-mrežni sloj za korisnika virtualizovana platforma.
- Drugi oblik uvodi još jedan sloj virtualizacije cele arhitekture, koja obezbeđuje kompjuting platformu kao servis (Platform as a service - PaaS) dostupnu za krajnjeg korisnika preko interneta, lišavajući ga brige o infrastrukturi, OS i API okruženju.
- Sve do najvišeg nivou gde je platforma apstraktizovana, a krajnjem korisniku je na raspolaganju konkretan softverski servis (SaaS) kome on može pristupiti sa bilo koje lokacije, pristupne platforme i po „pay-as-you-go“ principu.

Skoro sva Cloud Computing rešenja počivaju na primeni dostupnih računarskih sistema i mrežne infrastrukture, po čemu se bitno razlikuju od visoko specijalizovanih i optimizovanih HPC rešenja. Jedini izuzetak su donekle zatvorena hardverska rešenja kompanije Oracle namenjena za Private Cloud u obliku Exadata Database Machine, Oracle WebLogic servera i Oracle Exalogic Elastic Cloud platformi. Mada, ovo treba uzeti sa rezervom jer se unutar zaokruženih platformi i dalje nalaze uglavnom opšta hardverska rešenja i drugih proizvođača, osim u slučaju Sparc procesora koji je interni proizvod kompanije Oracle (dobijen preuzimanjem kompanije Sun Microsystems).


Nakratko ćemo se upoznati sa Amazon Elastic Cloud 2 servisom, možda najboljim primerom Public Cloud Computing arhitekture koja je prisutna na skoro svakom koraku od Google-a, Amazon-a i Facebook-a, pa do Microsoft Azure-a i Apple iCloud-a kao predstavnika vendor specifičnih rešenja.



Ilustracija 16. Ahitektura Amazon Elastic Cloud 2 servisa sa stanovišta primene za hosting WEB aplikacija.

Na ilustraciji 16. vidi se arhitektura Amazon Elastic Cloud 2 servisa, kao Public cloud servisa namenjenog za hosting web servisa i aplikacija. Ono što je zanimljivo na ovom primeru je da „Auto Scaling“ redovi predstavljaju slojeve koji se virtualizuju, kako bi se po potrebi moglo upravljati potrebnim resursima od strane „Load Balancing“ menadžera. Kao poslednji red/sloj vidimo baze podataka koje se međusobno repliciraju. Ono što se iz priloženog ne vidi, a što je ključno za uspeh Cloud Computing rešenja kao servisa je mehanizam replikacije i održavanja ažurnim svih relevantnih baza podataka, po geografsko udaljenim Data centrima nad kojima se neka aplikacija hostuje [55]. Da li će se replikacija vršiti sinhrono ili asinhrono, na nivou promenjenog bajta na storage sistemu, cele DB transakcije ili sub-instrukcije u okviru iste (bazni kursor), prvenstveno zavisi od potrebe aplikativnog rešenja naspram koga se potom obezbeđuje adekvatan mrežni podsystem, primenjuje neka od metodologija. Srž ovoga čini razvoj mrežno distribuiranih file sistema koje srećemo pod raznim nazivima kao Google File System ili Apache Hadoop Distributed File System (HDFS), a čiji je zadatak da obezbede distribuiranu paralelnu obradu velikih data setova preko klastera računara [56].

Jedinstvena i usaglašena definicija Cloud Computing-a nije postojala sve do 2011. godine kada je Američki institut za standarde i tehnologiju (NIST) Cloud Computing odredio kao „model koji obezbeđuje lagan pristup mreži na zahtev, sa deljenim skupom podesivih računarskih resursa (kao što su mreža, serveri, skladišta, aplikacije i servisi). Koji mogu biti brzo dostavljeni i oslobođeni, uz minimalan napor ili interakciju potrebnu da bi se upravljalo obezbeđivanjem servisa“ [57].



Ilustracija 17. Primer HDFS sistema

Pojednostavljeno Cloud Computing je IT paradigma koja u sebi uključuje napredne mrežne i obradne resurse, neophodne korisniku za lakše pristupanje deljenim resursima preko interneta u skladu sa potrebama (internet-on-demand). Sa Cloud Computing-om od tradicionalnog pristupa koji je podrazumevao „desktop as a platform“ prelazi se na „internet as a platform“ model.


Kako je internet postao sveprisutan korisnici deljenim IT resursima mogu pristupati na zahtev, u skladu sa trenutnim potrebama. Pri čemu plaćaju cenu na bazi obima potrošnje, što im daje mogućnost neograničenog pristupanja. U isto vreme oni nisu svesni, niti im je važno gde je servis hostovan i na koji način im se isporučuje usluga putem Cloud okruženja [58].

Iako je Cloud Computing evoluirao iz grida, ono što ga je definitivno učinilo drugačijim je transparentno obezbeđivanje resursa na celom domenu (domain resource provisioning).

U radu "The comparison between Cloud Computing and Grid computing" [59] grupa autora je sprovedla analizu Cloud i grid rešenja. Prema njima Cloud servisi su se razvijali u širokom spektru ponude, koja se kretala od otvorenih softverskih rešenja poput *OpenNebula* (Open source cloud service framework), *Nimbus* (CC rešenje koje obezbeđuje „infrastructure as a service“), industrijskih rešenja *Amazon EC2* (Elastic Compute Cloud za Linux), *Microsoft Azure* platforme, *Google AppEngine*, pa sve do kompanije Oracle koja je akvizicijom SUN-a obezbedila portfolio sa hardverskom i softverskom platformom kako za Public, tako i za Private Cloud rešenja.

Arhitekturu Cloud Computing rešenja možemo podeliti u dve kategorije prema vlasništvu nad samom infrastrukturom na kojoj se hostuju servisi:

Private Cloud je vlasništvo neke organizacije i predstavlja interno, optimizovano servisno rešenje koje prati specifične zahteve. Njegove performanse, cena, kontrola nad isporukom servisa su prilagođene potrebama, a smešten je u okviru organizacionih Data centara.



Ilustracija 18. Private cloud presek od IaaS do SaaS [60]

Public Cloud je zakupljeno servisno rešenje koje korisniku omogućava da postavi i koristi neke servise, bez potrebe za vlastitom hardversko-softverskom infrastrukturom neophodnom za hostovanje istih. Za obezbeđivanje servisa korisnik se oslanja na internet, kao mrežnu infrastrukturu za povezivanje.

Radi akademske korektnosti pored navedenih treba pomenuti i još dva izvedena oblika Cloud Computinga:

Hibridni Cloud predstavlja kombinaciju najmanje jednog Private i Public Cloud rešenja. Ovakav oblik se svodi na partnerstvo između organizacije koja već poseduje svoj privatni cloud i spoljašnjeg vendara koji obezbeđuje Public Cloud servise. Ovom rešenju pribegavaju organizacije kojima su iz nekog razloga potrebni dodatni skladišni ili obradni kapaciteti (kao što je Amazon Simple Storage Service -Amazon S3). Time se obezbeđuje skalabilnost za neke preko potrebne servise, a sa druge strane zadržava kontrola nad kritičnim skupom aplikacija, servisa ili podataka neophodnih za rad organizacije. Korisnici se ne izlažu opasnost primene neproverene aplikativne podrške treće strana ili bezbednosnim rizicima.

Community Cloud (zajednički/društveni) je skup servisa razvijenih na osnovama privatnog cloud-a koji se deli između više organizacija ili specifičnih grupa sa zajedničkim interesom. Mogao bi se odrediti i kao federalizovani organizacioni cloud pošto je česta pojava da organizacije udružuju svoja Private Cloud rešenja, kreirajući na taj način objedinjeni skup cloud servisa.


Potreba za ovim rešenjem je nastala iz razloga što su organizacijama, učesnicama udruživanja bili neophodni veći resursi, ali uz zadržavanje kontrole nad nivoom privatnosti i zaštite osetljivih podataka. Ovo rešenje je mnogo lakše i sigurnije jer se reguliše međusobnim ugovornim obavezama.

1.1.6 Distribuirani file sistemi GDFS i Hadoop

Google distribuirani fajl sistem se razvio iz potrebe da kompanija u nastajanju, ograničenih materijalnih resursa što bolje i potpunije odgovori na porast zahteva za obradnim i smeštajnim kapacitetima. Danas je već legendarna priča o običnom PC serverskom hardveru i skalabilnom distribuiranom fajl sistemu, koji je omogućio Google-u, da sa inovativnim pretraživačem web-a opstane i odgovori zahtevima tržišta. Sve bi to možda ostalo deo još jedne poslovne tajne da ova kompanija 2003. godine nije predstavio svoju inovaciju. Grupa autora je u radu „The Google File System“ [61] predstavili osnove GDFS-a.

GDFS je skalabilan file sistem, namenjen za velike distribuirane aplikacije koje zahtevaju veoma intenzivan rad sa podacima. Od sistema se očekuje da bude maksimalno otporan na ispade dok je u funkciji na običnom PC hardveru, kao i da obezbedi visoko agregirane performanse za veliki broj klijenata.

Autori navedenog rada su tvrdili da je njihovo rešenje razvijeno na osnovu praćenja sistema u produkcionom okruženju. Uzimajući u obzir tendencije i planove rasta obima tržišta, oni su napustili tradicionalne izbore i započeli sa radikalno drugačijim dizajnom. S obzirom da je navedeni rad izazvao veliko interesovanja kod javnosti i kompanija, pokrenuta su istraživanja u ovoj oblasti.



Ilustracija 19. Arhitektura Google file sistema


Godinu dana kasnije na OSDI konferenciji [62] Jeff Dean i Sanjay Ghemawat su objavili rad „MapReduce: Simplified Data Processing on Large Clusters“. Motiv rada je bila potreba za velikim kapacitetom paralelne obrade podataka. Obrazlažući da je Google-ovom sistemu potrebna mogućnost da veliki broj paralelnih obrada radi sa velikim količinama podataka, a kao rezultat kreiraju se nove velike količine podataka.

Polazna ideja je bila kako stotine hiljada već postojećih procesora u sistemu namenjenom za rad GDFS uposliti za potrebe traženih obrada, a da rešenje bude što jednostavnije.

Izložena ideja nazvana je MapReduce, a po navodima autora obezbeđivala je:

- Automatski paralelizam i distribuciju
- Otpornost na ispade
- Zakazivanje ulazno/izlaznih operacija
- Praćenje statusa i mogućnost nadgledanja stanja procesa

Ovaj rad je bio otkrovenje za mnoge istraživače koji su sa manje uspeha dolazili do delimično sličnih rešenja.



Ilustracija 20. Proces paralelizovane obrade Parallel u MapReduce-u sa prezentacije rada

Koncept rada ovog sistema je prikazan na ilustraciji 20. Kada u sistem stigne upit (koji se predstavlja kao tekst fajl) po izvršenoj podeli prema sadržaju (partitioning function) dobijene vrednosti se mapiraju na +3 čvorova, od kojih se potom dobijaju odgovori i kreće proces redukcije. Po izvršenom sortiranju i redukciji dobija se finalni agregirani rezultat.

Navedeni radovi bili su podsticaj za kompaniju Yahoo (koja je od 2000. godine koristila usluge Google-a kao internet pretraživača) da započne razvoj sopstvenog pretraživačkog rešenja.

2004. godine Doug Cutting i Mike Cafarella su započeli razvoj Nutch Distributed File Systema (NDFS) kao unapređenja u odnosu na GDFS. Ovaj distribuirani file sistem je pružao relaksiranu konzistenciju, što mu je omogućavalo da podrži konkurentne upise u isti fajl bez potrebe da bude zaključan u transakciji. Time se isključila potreba za postojanjem redova čekanja, a performanse poboljšale. Po uzoru na Google-ove ideje o upotrebi opreme niskog stepena pouzdanosti, otišli su korak dalje i dizajnirali rešenje koje je bilo u stanju da rukuje sa ispadima sistema bez potrebe za intervencijom operatora.

Krajem 2005. godine posle više manje uspešnih pokušaja da parira Google-u sopstvenim sistemskim rešenjem, Yahoo je odlučio da zameni svoj produkcionni sistem sa otvorenim softverskim prototipom NDFS. U januaru 2006. godine Yahoo je angažovao Cutting da izvrši tranziciju na svoje rešenje.

U februaru 2006. godine Cutting je izbacio GDFS i MapReduce iz Nutch baze koda i pokrenuo novi projekat Hadoop. Ovaj sistem je inicijalno sadržao HDFS file sistem, MapReduce i Hadoop Common (core) zajedničke biblioteke.

Ova odluka je spasila Yahoo, koji je po prvi put bio u stanju da pruži adekvatan odgovor Google-u po pitanju brzine i performansi pretraživača. Sa druge strane kompanijski data-naučnici i istraživači su mogli adekvatno da sagledaju i analiziraju cele globalne skupove podataka, a ne samo njihove male delove. Početkom 2007. godine Yahoo je objavio da se njihov produkcionni Hadoop klaster izvršava na više od 1000 nodova u isto vreme.

Prateći rad Yahoo-a i druge web kompanije su se zainteresovale za ovo rešenje i uključuju u njegov dalji razvoj. Twitter, Facebook, LinkedIn i mnoge druge kompanije su započele razvoj i primenu sopstvenih Hadoop rešenja. Kao članice open source zajednice deljenjem razvijenih skupova alata doprinele su daljem razvoju.


2008. godine Apache Software Foundation (ASF) je postao prioritetan projekat. U Hadoop ekosistemu se pojavilo mnoštvo interesantnih podsistema kao što su *Hbase* (baza podataka preko HDFS-a), *ZooKeeper* (distribuirani sistem koordinator). Yahoo je priložio *Pig* programski jezik visokog nivoa za rad na MapReduce-u, Facebook izbacio *Hive* kao prvu pojavu SQL jezika za rad na MapReduce-u. Iste godine je formirana kompanija Cloudera kao prvi profesionalni sistem integrator posvećen Hadoop rešenjima.

U martu 2009. godine Amazon je uveo uslugu MapReduce hosting servisa u formi Elastic MapReduce za svoje Cloud Computing klijente.


2012. godine Yahoo-ov Hadoop klaster je imao preko 42000 čvorišta (nodova), a broj Hadoop kontributora je prelazio 1200.

Danas je Hadoop široko prisutan i čini okosnicu ne samo za BigDatu već i za znatno manja skalabilna kompanijska rešenja. Razlog toga se nalazi u činjenici da je pre njegovog nastanka čak i smeštanje velikih količina, dobro uređenih strukturiranih podataka bilo problematično. Da bi obezbedile velika data skladišta organizacije su morale konstantno da sređuju podatke, odbacuju nevažne ili zastarele, a čuvaju samo najvrednije. Hadoop je sam po sebi revolucionalizovao skladištenje, omogućavajući nam da zadržimo sve podatke, bez obzira na njihovu važnost, čak i na jeftinijem i manje pouzdanom hardveru bez previše brige oko gubitka. Sa druge strane omogućio je analitičarima i data naučnicima da istražuju, analiziraju i povezuju ogromne količine dokumenata i informacija koje same po sebi imaju mali značaj, ali koje povezane postaju veoma vredni analitički rezultati za poslovanje i funkcionisanje organizacija.

Na ilustracijama 21. prikazana je blok shema načina smeštanja podataka u Hadoop distribuirani file sistem [63]. Dok se na ilustraciji 22. može videti aktuelna arhitektura Hadoop sistema sa ključnim podsistemima.



Ilustracija 21. Način funkcionisanja map-reduce podсистema



Ilustracija 22. Trenutni skup podsistema uključen u aktuelnu verziju Hadoop sistema

1.2 IoT sistemi

Početak 2016. godine IoT je po obimu i složenosti nadmašio internet PC - mobilni svet. Prema poslednjim procenama u svetu se trenutno koristi oko deset milijardi mobilnih uređaja i računara, dok IoT uređaji imaju više od 100 milijardi jedinica. Ako tome pridodamo raznolikost po kojoj PC računari (izuzimajući servere) imaju dve različite forme, a mobilni uređaji desetine, IoT uređaji sa milionima formi i oblika vode i u ovom području.

Glavni izazov za Big Data sisteme je kako smestiti, sačuvati i obraditi podatke čiji će obim nadmašiti ono što danas generiše ceo PC - mobilni internet svet. Kako se ovaj rad bavi uspostavljanjem modela kojim bi se našla rešenja za probleme koji se očekuju, neophodno je predstaviti osnove IoT sistema i njihov razvoj. Da bismo objasnili nastanak IoT- a u današnjem obliku, neophodno je osvrnuti se na razvoj mikro računarskih tehnologija koje su našle svoje mesto u procesnim sistemima, kao i njihovu skorašnju sinergiju sa bežičnim i internet tehnologijama.

Treba istaći da pristup zasnovan na klasičnim tehnologijama relaciono-objektnih baza podataka, ni u svojoj najnaprednijoj formi (kao što su današnje „In-Memory“ tabele i slična napredna rešenja Oracle 12c [64], MySQL 5.7 i Microsoft SQL server 2014/2016) ne mogu da prate jedan običan 8 ili 10 kanalni analogno digitalni konverter, koji po kanalu očitava po jednu vrednost u 1 μ s. Za praćenje ovakvog sistema koji očitava vrednosti nekoliko ključnih senzora na nivou 1 μ s u klasičnom smislu, relaciona baza bi morala da indeksira svaku vrednost sa novim redom, u kome bi osim ključa i očitane vrednosti bilo neophodno da se pohrani bar vreme i identifikacija senzora ili prijemnog kanala. Lakoća sa kojom bi jedan analogno digitalni konverter od par evra zagušio i najjači RDBMS govori u prilog potrebi promene paradigme u korist NoSQL Big Data sistema.



Za potrebe IoT-a moraju se razviti i adekvatna mrežna rešenja kao dodatak postojećim WiFi, mobilnim (3,4G-LTE) i Bluetooth standardima. Trenutno se intenzivno razvijaju „Low-power“ radio i IEEE/IEC 802.15.4/g standardi jer je jasno da će IoT činiti milioni uređaja različitih po nameni, svrsi, obliku, veličini, zahtevima za radnim okruženjem, pa sve do mreža i potreba za skladištenjem podataka. Šta će i koliko biti potrebno za ostvarivanje očekivane pune „Machine 2 Machine“ (M2M) komunikacije ostaje da se vidi.

Očekuje se da će IoT arhitektura bazirana na web standardima biti osnova za uspostavljanje i razvoj ovih ekosistema na kojima će se razvijati neke nove aplikacije, proizvodi, usluge i poslovni servisi. U ovom trenutku postoje dve klase uređaja koji će činiti IoT u ranoj fazi, *prvi* su kompleksni uređaji sposobni da sami obavljaju deo lokalnih obrada, *drugi* su manje zahtevni i kompleksni sistemi.

Prvu grupu će činiti industrijski kontroleri, ATM mašine-kiosci i slični uređaji koji zahtevaju sisteme sposobne da pokrenu na sebi neku formu operativnog sistema (Linux, Android, QNX...) sa grafičkim korisničkim interfejsima, a što najviše odgovara današnjim embedded SoC razvojnim sistemima Raspberry Pi, Beaglebone i Odroid-XU.

Sa druge strane bi bili embedded kontroleri male zahtevnosti na bazi ARM Cortex-M3, M0, ili M4 arhitekture. Sposobni za M2M komunikaciju na kratkim rastojanjima, ali ograničenih obradnih resursa zbog uslovljenosti malom energetsom potrošnjom i milimetarskim dimenzijama (za podršku rada malih senzora).

Trenutno vodeće arhitekture za razvoj ovakvih rešenja su ARM RISC (v7 i v8 u obliku M i R serije), Atmel AVR, Microchip PIC, Intel MCS-51/2 i x86 platforma.




Ilustracija 23. Predlog rešenja arhitekture IoT platforme od strane kompanije ARM pod nazivom ARMmbed [65]

1.2.1 Mikro računari i razvoj ARM RISC arhitekture


Prva integralna kola velikog stepena integracije (LSI) su se pojavila krajem šezdesetih godina. Tome je prethodila zrelost TTL-a, razvoj MOS i CMOS tranzistorskih tehnologija i unapređenje proizvodnog procesa uvođenjem 10 μ m litografije. Početkom sedamdesetih godina pojavili su se 1K-bit RAM čipovi specijalizovani za kalkulatorne i prvi mikroprocesori.

U tehničkoj specifikaciji vezanoj za elektroniku u američkom lovačkom avionu F14 nalazimo podatke da su prvi mikroprocesor dizajnirali 1969/70. godinu Steve Geller i Ray Holt (Garrett AiResearch Corp za Grumman) u MOS-LSI tehnologiji [66]. Po svojoj arhitekturi on je bio 20-bitan, a kao deo Central Air Data Computer (CADC) podržavao je rad 20-bitnih AD i DA konvertera, kako bi se obezbedile informacije vitalne za upravljanje letom borbenog aviona. Na ilustraciji 24. može se videti izgled silicijumskih čipova CPU i memorijske jedinice u okviru CADC MP944 jedinice. Interesantan detalj je da u skladu sa američkim vojnim zahtevima, ovaj procesor i prateća integralna kola su urađena u P-MOS tehnologiji kao potpuno 20-bitna arhitektura predviđena za rad na 375 kHz. Od 1970. godine proizvodila ih je kompanija American Microsystems Inc (AMII).



Ilustracija 24. Izgled silicijumskog čipa CPU jedinice (levo) i RAM memorije (desno) u okviru CADC jedinice Grumman F-14 („Tomcat“) aviona

Prvi komercijalno dostupan mikroprocesor se pojavio na tržištu krajem 1971. godine u obliku Intelovog 4-bitnog 4004 čipa (kome je bila neophodna prateća čipset arhitektura sa još 3 čipa). Dizajn za koji su bili zaslužni Marcian Ted Hoff i Stanley Mazor je imao oko 2300 tranzistora u MOS 10 μ m tehnologiji sa radnim taktom od 740kHz.



Ilustracija 25. Intel 4004 mikroprocesor (levo) sa elektronskom shemom (desno)

Mnogo veći uticaj na razvoj budućih familija procesora ostvarila je Intelova 8-bitna 8008 i 8080 serija, ali i konkurentna rešenja Motorola 6800, MOS 6502, Z80. Krajem sedamdesetih sa njima će započeti jedna cela era računara.

Do 1976. godine prvi mikroprocesori sa četvorobitnom i osmobitnom arhitekturom nisu prišli broju od 5000 tranzistora. Da bi se 1978. godine pojavio prvi 16-bitni Intel 8086 procesor sa 29.000 tranzistora u 3 μ m tehnologiji, zatim 8-bitna Motorola 6809 sa 40.000 tranzistora u 5 μ m tehnologiji, a naredne godine i 16-bitna Motorola 68000 sa 68.000 tranzistora u 3,5 μ m tehnologiji. Za računarske sisteme je interesantan razvoj dinamičkih RAM memorijskih čipova koji su tek sa ovom tehnologijom počeli svoj zamah.

Po nekim autorima poslednji korak u razvojnom procesu integralnih kola počeo je osamdesetih godina i traje do današnjih dana, kao oblik veoma velikog stepena integracije „Very large-scale integration“ (VLSI). Ova generacija je počela sa prvim integralnim kolima u CMOS 1,5 μ m tehnologiji poput Intelovog 80286 sa više od 100.000 tranzistora, da bi danas broj tranzistora u serverskim multijezerim i grafičkim procesorima prelazio desetine


milijardi. Povećanje stepena integracije zahtevalo je prelazak sa NMOS i PMOS tehnologija na energetski efikasniji CMOS. Stoga su se 1986. godine pojavili 1Mb RAM čipovi sa više od milion tranzistora. Mikroprocesori su prešli ovu granicu tek 1989. godine sa pojavom Intel 80486 i i860 mikroprocesorima u 1 μ m tehnologiji.

Interesantno je napomenuti da tek 2005. godine zahvaljujući dodavanju značajne količine višestepene keš memorije mikroprocesori su prešli broj od milijardu tranzistora. Primer toga je Intel Itanium 2 9050 procesor sa 24MB L3 keša i 1.76 milijardi tranzistora u 90nm tehnologiji. Ovaj trend je otvorio prostor za mogućnost uvođenja nove generacije mnogo većeg stepena integracije takozvanog *ultra velikog stepena integracije*.

Prelazak sa MSI na LSI tehnologiju omogućio je da se za potrebe japanske kompanije „Business Computer Corporation“ (Busicom) u Intelu izvrši redizajn njihovog 12-čipnog rešenja i razvije 4-bitni i4004 mikroprocesor kao deo seta sa još 3 prateća čipa.

1971. godine Texas Instruments je proizveo za svoje serije programabilnih kalkulatora TMS 1000 mikroprocesor, koji je ujedno bio i mikrokontroler, pa se stoga smatra pretečom svih budućih SoC (System on Chip) rešenja. Kompanija Datapoint Corporation proizvođač kompjuterskih terminala je ponudila Intelu na doradu i proizvodnju, svoj interno razvijeni dizajn 8-bitnog procesora (1201) nastalog za potrebe njihovog „Datapoint 2200 II computer“ programabilnog terminala. Finalizovani mikroprocesor je izašao iz Intela 1972. godine kao Intel i8008 mikroprocesor. Sa 3500 tranzistora u 10 μ m i 0,05MIPS-a ovaj mikroprocesor je postigao veliki komercijalni uspeh jer je omogućio razvoj jeftinih, zaokruženih programabilnih terminala.

1974. godine pojavila se druga generacija 8-bitnih mikroprocesora predvođena Motorolom 6800 i Intelom i8080. Povećanje performansi obrade podataka omogućilo je da procesori ove generacije, osim u kalkulatorima i programabilnim terminalima nađu svoje mesto u personalnim računarima, kontrolerima periferijskih jedinica i uređajima u okviru mini i mainframe računara. Potreba za boljim performansama je pored povećanja broja tranzistora dovela i do proširenja instrukcijskih skupova i uvođenja dodatnih procesorskih registara. Na samom pakovanju integrisanih kola bio je vidan porast broja nožica (obično oko 40-ak). Jer se zarad povećanja performansi propusnog opsega, odustalo od uštede na širini adresne i magistrale podataka, zbog koje je kod prethodne generacije mikroprocesora bilo neophodno dodatno multipleksiranje.



Ilustracija 26. Prvi Intelov 8-bitni mikroprocesor i8008 iz 1972.godine (levo) sa mikro arhitekturom (desno)

1975. godine pojavio se MOS 6502 mikroprocesor sa 3510 tranzistora u $8\mu\text{m}$ tehnologiji, kao prvi od dva značajna mikroprocesora iz pozne druge generacije. Kao dizajn Chuck Peddle-a i Bill Mensch-a sa grupom bivših Motorolinskih inženjera MOS 6502 je bio dosta sličan M6800, ali dodatno optimizovan i redizajniran. Odbačen je višak instrukcija (55 umesto 72) koje je Motorola implementirala radi podrške PDP-11 arhitekturi. U mnoštvu optimizacija izdvaja se deoba 16-bitnog registra (kod M6800) na dva 8-bitna, što je omogućilo punjenje u jednom taktu, zadržavanje samo jednog akumulatora u odnosu na dva kod M6800. Uz konzervativniji radni takt od 1MHz koji je dozvoljavao sinhronizaciju sa sporijim i jeftinijim DRAM memorijama, ovo rešenje je ponudeno tržištu za 20-30 dolara tj. šestinu cene Motorole 6800 ili Intelovih procesora. Eleganost rešenja kod koga su se instrukcije izvršavale u 2 do maksimalno 7 taktova procesora omogućilo je postizanje velikih performansi (oko 0,5MIPS-a na 1MHz) za tu klasu i vreme.

1976. godine pojavio se Zilog Z80 8-bitni procesor sa 8500 tranzistora na 2,5MHz u $4\mu\text{m}$ CMOS tehnologiji. Okupivši tim bivših Intelovih inženjera na čelu sa Federico Faggin-om (rukovodio je projektnim timovima na razvoju Intelovih i4004 i i8080 μP), kompanija Zilog je dizajnirala ovo rešenje kao binarno kompatibilno sa Intelovim i8080 mikroprocesorom uz mnoštvo unapređenja i optimizacija. Uz duplo veći skup instrukcija, adresnih modova i registara, sa tri puta više op-kodova (što je za oko 50% smanjilo memorijske zahteve za smeštanje koda). Posedovao je tri interapt moda koji su se izvršavali šest puta brže, ukupna propusna moć mu je bila do pet puta veća nego kod i8080. Sve navedeno povećavalo je performanse Z80 u odnosu na i8080 za oko 2-2,5 puta (postizao je oko 0,63MIPS-a na 2,5MHz do maksimalnih 5MIPS-a na 20MHz) [67].

Ako tome pridodamo i pristupačnu cenu onda ne čudi što je sve navedeno pokrenulo lavinu interesovanja za mikroprocesore i mikro računare. Prva mikro računarska rešenja su se pojavila u drugoj polovini sedamdesetih godina, a tržišni interes je pokrenuo mnoštvo proizvođača da učestvuju u utakmici sa svojim inovacijama. Stoga bez preterivanja možemo reći da je mikro računarska revolucija započela na bazi nekog od rešenja zasnovanih na ovim

mikroprocesorima. O tržišnoj ponudi mikro računara tokom osamdesetih godina već je bilo reči u poglavlju „Razvoj PC arhitekture.“

Početkom osamdesetih godina kompanija Acorn je razvila procesorsko rešenje koje je nasledilo tada već vremešni MOS 6502 8-bitni mikroprocesor u BBC mikro seriji računara. Novo rešenje je bilo efikasno na nivou izvršavanja instrukcija, pružalo je veće performanse, što je bio i jedan od razloga za odustajanje od Motorolinog 68000 16-bitnog procesora. Zadržavši sve pozitivne osobine MOS 6502 dizajna i kombinujući ih sa tada svežim konceptom RISC arhitekture 1985. godine razvijen je prvi ARM (Acorn RISC Machine) procesor. Nakon ARM1 pilot dizajna par meseci kasnije pojavio se i doradeni produkcionni ARM2 procesor, koji se prvo ugrađivao kao koprocesorska jedinica u BBC Micro, da bi 1987. godine postao osnova za Acorn Arcimedes mikro računar. ARM2 je bio 32-bitni procesor sa 26-bitnim adresnim prostorom uz veoma sveden dizajn koji je podrazumevao 16 32-bitnih registara bez keš memorije, sa samo 30.000 tranzistora u 3 μ m tehnologiji [68]. Dizajn koji je kao i kod MOS 6502 podrazumevao spartanski pristup bez enkodovanja mikrokoda u samom procesoru, omogućavao mu je da sa znatno manjim brojem tranzistora bude brži ne samo od Motorole 68000 već i od Intela 80286, da radi na višem taktu i troši manje energije. Nastavljajući tradiciju MOS 6502 ARM2 procesor je omogućavao izvršavanje instrukcije u proseku do 2 takta procesora što mu je obezbeđivalo da u punom 32-bitnom modu na 8MHz postiže 4MIPSa (4,5-4,8 32-bit MIPS) [69] dok je recimo Intel 80286 u 16-bitnom režimu na 12,5MHz postizao tek oko 2,66MIPS-a. 1991. godine pojavio se Acorn Archimedes A5000 mikro računar sa ARM3 procesorom. Ovoj arhitekturi je dodato 4kB keš memorije i proširen adresni prostor. Postizao je do 17MIPSa na 25MHz što je bilo znatno više nego Intel 386DX sa 9.9MIPSa na 33MHz. Tek sa dolaskom prvih superskalarnih CISC procesora sa proširenim instrukcijskim cevovodom kao što su Motorola 68040 (1.1 instrukcija/takt), DEC Alpha 21064 EV4 (2 instrukcije /takt) i Intel Pentium (1,88 instrukcija /takt), doći će do prevage CISC arhitekture po pitanju performansi, ali uz značajno povećanje kompleksnosti, broja tranzistora i energetske potrošnje.


ARM procesori su kroz generacije evoluirali nalazeći svoje tržište u segmentu mikrokontrolera, SoC rešenja i RTC primena, da bi tržišnu eksploziju dočekali kao rešenja za mobilne, smart telefone i tablete krajem prošle decenije.

Vremenom se kompanija Acorn transformisala i danas je to ARM Holdings plc. pri čemu svoje poslovanje bazira na razvoju dizajna procesora i pratećih softverskih alata. Dok prodajom licencnih prava na proizvodnju i plasman procesora drugim proizvođačima ostvaruje profit.

Energetska efikasnost dizajna ARM SoC mikroprocesorske arhitekture već nekoliko godina privlači pažnju proizvođača procesora. Ali usled slabih performansi u odnosu na aktuelna superskalarna *out of order* CISC rešenja, tek sa promenom paradigme koja podrazumeva prebacivanje akcenta kompjutinga sa CPU-FPU jedinice na Stream/ GPGPU multiprocesorske podakceleratore/podkomponente, istaći će značaj malog i ekonomičnog CPU-a koji obavlja pre svega servisnu ulogu. Pojava prvih Intel Atom x86-64 procesora za mikro servere (S i C

serija) je definitivno pokrenula ovaj trend i aktualizovala razmatranje mogućnosti primene i ARM rešenja.

Početkom 2014. godine kompanija AMD je predstavila prve serverske procesore bazirane na ARM dizajnu. Predstavljeni AMD Opteron A1100 (kodnog naziva „SEATTLE“) je SoC 8-jezgarni procesor zasnovan na ARMv8 Cortex A57 64-bitnoj arhitekturi izrađen u 28nm tehnologiji.



Ilustracija 27. AMD Opteron A1100 serverski procesor na bazi ARM Cortex A57 arhitekture

Ovaj procesor poseduje 8 Cortex A57 jezgara koja su grupisana po dva i dele zajednički L2 keš od po 1MB što ukupno čini 4MB L2 keša. 8MB L3 keša se dalje deli između ove četiri grupe. Kako je u pitanju SoC rešenje, integrisan je memorijski kontroler sa dva 64-bitna DDR3/DDR4 ECC memorijska kanala, pri čemu svaki može da podrži do dva DIMM memorijska slotova sa brzinom do 1866MHz, što omogućava do 128GB RAM memorije po procesoru.

Integrisan je osmoportni SATA 3 (od 6Gb/s) kontroler, dva 10GBASE-KR Ethernet porta kao i 8 linijski PCI-Express v3.0 kontroler. Integrisani su kriptografski koprocessor sa podrškom za odvojene kriptografske algoritme za „offloading“ enkripciju, dekripciju, kompresiju i dekompresiju kao i koprocessor za kontrolu sistema sa „ARM TrustZone“ tehnologijom i SPI, UART, I2C interfejsima za pristup preko posebnog 1GbE sistem menadžment porta (RGMII).

Kako su ova rešenja na samom početku primene u domenu serverskog tržišta, možemo samo pretpostaviti da će se obistiniti proizvođačke procene (AMD) da će ARM bazirani serverski procesori do 2019. godine činiti 25% tržišta serverskih rešenja. Važno je istaći da procesori izrađeni po ARM dizajnu i licenci sa milijardama primeraka su već duže vreme najmasovniji.


1.2.2 Mikrokontroleri – industrijski embedded kompjuting

Ideja da se računarima omogući upravljanje procesima je nastala tokom pedesetih godina, ali je tek sa napretkom poluprovodničkih elemenata i većim stepenom integracije došlo do povezivanja složenih sklopova na dovoljno malom prostoru. Prvi mikroprocesor CAD/C (MP944) se smatra i prvim mikrokontrolerom.

Obrada analogno digitalnih ulaza u realnom vremenu, uz minimalan broj pratećih komponenata, a maksimalnu pouzdanost i rigidnost je bila i ostala tražena osobina. Prvi komercijalni mikroprocesori Intel 4004 i 8008 nisu bili pogodni za ovu namenu jer su zahtevali veći broj spoljašnjih IC kola za rad. Sa druge strane Texas Instruments je proizveo seriju TMS 1000 mikroprocesora kod kojih je sve bilo integrisano u jednom čipu, (neophodno za funkcije kalkulatora, osim ekrana i tastature). Inženjer Gary Boone je 1971. godine dizajnirao TMS1802NC integralno kolo sa 5000 tranzistora, objedinjujući 4-bitni CPU, 3520 bita ROM i 182 bita RAM-a, sa integrisanom decimalnom ALU-jedinicom, kontrolnim, vremenskim i izlaznim dekoderima [70]. Ovo integralno kolo se na tržištu pojavilo 1974. godine i predstavljalo je *prvi komercijalni mikrokontroler* i *SoC* rešenje. Texas Instruments je patentirao ovaj koncept 1971. godine [71].

Intel je 1974. godine po završetku razvoja 8085 8-bitnog procesora namenjenog za kontrolu perifernih ulazno/izlaznih uređaja, počeo razvoj rešenja optimizovanog za ulogu kontrolera u industrijskoj primeni. Dodajući RAM i ROM memoriju na čip po uzoru na Texas Instruments-ovo rešenje Intel je 1976. godine predstavio 8048. To je bio 8-bitni mikrokontroler sa 1k×8bita ROM i 64×8bita RAM memorije (začetnik Intel-ove MCS-48 serije mikrokontrolera). Tokom sedamdesetih i osamdesetih godina Intel 8048 je bio prisutan u industrijskim i procesnim mašinama, konzolama za video igre (Magnavox, Odyssey2), muzičkim instrumentima (sintisajzeri Roland, Korg) i perifernim jedinicama prvih IBM PC generacija. Uspešnost primene mikrokontrolerskih rešenja najbolje se vidi iz činjenice da je samo Texas Instruments do 1983. godine prodao preko 100 miliona mikrokontrolera iz TMS 1000 serije [72].

1979. godine kompanija Zilog je predstavila svoju 8-bitnu „Z8“ seriju mikrokontrolera sa 4kB ROM i 60 do 236B RAM-a i 32 ulazno/izlazne linije [73]. Osim standardnih tajmera i brojača novina je bila pojava AD komparatora (još uvek nije konverter) na čipu.



Ilustracija 28. Texas Instruments TMS1802 i Zilog Z8

1980. godine Intel je predstavio 8-bitni 8051 mikrokontroler čime je započela MCS-51 serija, koja je i danas veoma popularna. Ovaj mikrokontroler je imao CISC - Harvard arhitekturu uz 4kB ROM i 128B RAM-a.

Polovinom osamdesetih došlo je do povlačenja 8-bitnih mikroprocesora kao dominantne platforme sa PC mikro računarskog tržišta. Svet procesne industrije postao je bogatiji za mnoštvo rešenja razvijenih na zreloj i dobro razrađenoj 8-bitnoj procesorskoj platformi. Rockwell je 1982. godine predstavio R6501 seriju 8-bitnih mikrokontrolera (unapređena verzija 6502 mikroprocesora) sa integrisanih 192B statičkog RAM-a u Von Neumann-ovoj arhitekturi [74]. Dve godine kasnije kompanija Atmel je predstavila At89C51 seriju mikrokontrolera, kao prvi Intel 8051 kompatibilni MCU.

1985. godine pojavila se Microchip PIC16C64 serija 8-bitnih mikroprocesora, baziranih na RISC-Harvard arhitekturi sa 2kB PROM/EPROM i 128B statičkog RAM-a. Time je započela do danas popularna PIC16 familija mikrokontrolera. Iste godine Motorola je predstavila 68HC11 8-bitni mikrokontroler sa integrisanim 8-kanalnim 8-bitnim analogno-digitalnim ulazom (ADC). To je omogućilo mikrokontrolerima da direktno mere i prate parametre analognih električnih vrednosti bez posrednika.

Devedesetih godina sa razvojem Flash memorijskih tehnologija na mikrokontrolerima se umesto PROM/EPROM pojavila mogućnost reprogramiranja (bez upotrebe UV svetla i CDIP pakovanja) sa novim EEPROM (PIC16x84 iz 1993. godine) i Flash ROM (PIC16F84x iz 1997. godine) [75].


1997. godine Atmel korporacija je predstavila prvi mikrokontroler iz serije AVR. To je bio 8-bitni mikrokontroler razvijen na bazi RISC - modifikovane Harvard arhitekture. Kod AVR serije MCU-a prvi put je implementirana reprogramabilna flesh memorija za ROM. Ova serija je poput PIC-a evoluirala u 16 i 32-bitne podverzije. Do 2003. godine prodato je više od 500 miliona AVR mikrokontrolera [76].

2004. godine predstavljena je 32-bitna Cortex-M familija ARM SoC rešenja namenjenih za rad skalabilnih energetski efikasnih embedded aplikacija.

Cortex-M3 je bio iskorak iz ustaljene ARM arhitekture u domen mikrokontrolerske primene. Ubrzo su vodeći proizvođači predstavili i prve mikrokontrolere na bazi ARM dizajna.

2005. godine u Italiji (Interaction Design Institute Ivrea) je pokrenut studentski projekat na bazi primene AVR 8-bitnog mikroprocesora. Osnovna ideja je bila popularizacija elektronike, a ceo sklop nije prelazio cenu od 100 dolara. Ovaj projekat je vremenom prerastao u Arduino razvojne sisteme i bazu primenjenih rešenja.

Pored Cortex-M ARM je 2011. godine predstavio i specifikaciju Cortex-R serije. Za razliku od M serije namenjene za embedded kompjuting, R serija je našla primenu u transportnim sistemima kod kojih je primarna sposobnost pouzdanog rada u realnom vremenu. Ova serija je stigla do verzije R8.




Ilustracija 29. Izgled unutrašnje arhitekture mega AVR mikrokontrolera [77]

Potreba za pouzdanošću i brzinom rada lišila je svet mikrokontrolera rasipnosti, slabe optimizacije, preterane arhitekturne slojevitosti i apstraktizacije programskog koda. Od mikrokontrolera se očekuje pouzdanost, energetska efikasnost, podrška procesima u realnom vremenu. Sve navedeno zahteva spartanski oblik koda, optimizovan brz i pouzdan. Stoga ne treba da čudi što se mikrokontroleri i danas kodiraju u nekoj od modifikovanih formi C programskog jezika ili assembleru.

U poslednjih nekoliko decenija uloga mikrokontrolera je mnogo značajnija od uloge procesora. Od najmanjih kontrolera u digitalnim časovnicima, preko SoC rešenja u mobilnim telefonima, klasičnih mikrokontrolera u kućnim uređajima i transportnim sredstvima. Oni su svuda oko nas marljivo, tiho i pouzdano rade svoj posao bez pompeznosti koju donose rešenja u PC i mobilnom svetu. Prema procenama u skoro svakom domu (USA i Kanada) se nalazi više od 20 mikrokontrolera i tek par klasičnih mikroprocesora u PC platformama. Sa druge strane po nekim pokazateljima u 2016. godini se očekuje prodaja oko 26 milijardi mikrokontrolerskih jedinica [78] [79].

Moderni mikroprocesori su u većini slučajeva osposobljeni za serijsku, USB, Ethernet mrežnu, a sve češće i wireless komunikaciju.

Ovim već uveliko naprednim sistemima međusobnu komuniciraju (M2M) bilo preko postojećeg ili nekog budućeg specijalizovanog interneta omogućiće IoT.




Ilustracija 30. Tendencije rasta udela pametnih i internet stvari po Gartner-u do 2020.

1.2.3 Senzorske mreže

Napredak na polju mobilnih i bežičnih tehnologija omogućio je razvoj mrežnih standarda. Time su stvoreni uslovi za njihovu implementaciju ako ne u samom mikrokontrolerskom čipu, onda sa neznatnim brojem pratećih elemenata uz njega. To je dovelo do buma mrežno uvezanih senzorskih stanica, čija je potrošnja tako mala da ih je u poslednje vreme moguće napajati energijom iz same radio emisije bežične bazne stanice ili drugih izvora RF-EM zračenja u okolini (Energy harvesting Wireless Sensor Networks).

U najkraćim crtama senzor bismo mogli definisati kao instrument koji meri analogne-fizičke veličine i prevodi ih u električne vrednosti. Koje zatim primenom analogno-digitalnih konvertera kvantifikuje, odnosno pretvara u digitalne brojčane vrednosti. Dodatkom mikrokontrolera koji kontrolišu vreme, parametre uzimanja uzorka i obezbeđuju komunikacioni protokol (preko žične ili bežične konekcije sa baznom stanicom) dobijamo senzorski čvor. Oblik i parametre potrebnih senzora i pripadajuće mreže definišu radni uslovi. Senzorska mreža aviona ili formule 1 se ne može staviti u istu ravan sa senzorskom mrežom za očitavanje meteoroloških uslova. Jer u prvom slučaju pouzdan prenos informacija je mandatoran, dok se u drugom slučaju senzori mogu bežično odazivati i na svakih 30-tak sekundi, kada akumuliraju dovoljnu količinu energije.




Ilustracija 31. Izgled dimenzije i arhitektura jednog WirelessHART senzora. [80]

Sa pojavom prvih komercijalnih rešenja ultra-low-power modula sa napajanjem iz solarnih ili piezo-električnih sakupljača WirelessHART (Highway Addressable Remote Transducer Protocol) mreže zasnovane na IEEE/IEC 802.2.15.4 standardu postaju sve interesantnije industriji. Kompanija Linear technology je predstavila LTC3588-1/2 [81] piezo-električne i LTC3108/9 solarne module.

Ako uzmemo u obzir koncept na kome počiva trenutno aktuelni IoT kao i predviđanja da će do 2025. godine biti oko dva biliona (hiljade milijardi) povezanih smart uređaja, postaje jasno da su postojeći kapaciteti radio i mikrotalasnih područja za bežičnu komunikaciju nedovoljni. Svetlosna opto - telekomunikacija u poslednje vreme dobija sve više na značaju.

Pored šireg propusnog opsega i energetske efikasnosti ona donosi i ono najznačajnije, a to je da nema negativnih uticaja na zdravlje ljudi. Na ilustraciji 32. su predstavljeni trenutno dominantni bežični, mrežni telekomunikacioni standardi prema dometu i brzini prenosa [82].



Ilustracija 32. Postojeće bežične tehnologije sa stanovišta dometa i brzine prenosa

Ono što se na ilustraciji 32. ne može videti je širina propusnog opsega i kapacitet mrežnih standarda sa stanovišta broja korisnika i konkurentnih konekcija. Ukoliko uzmemo u obzir zahteve budućih pametnih uređaja, ali i njihov predviđeni broj, postaje jasno zašto je neophodan mrežni telekomunikacioni standard, koji bi omogućio da se na relativno malim rastojanjima lokalno poveže što veći broj uređaja. Sasvim je logično da pametni uređaji u sensorima i mašinama prvenstveno ostvare lokalnu komunikaciju između sebe, obezbeđujući time svoje primarne funkcije u nekom prostoru. Ako pođemo od pretpostavke da se u prostoru može nalaziti nekoliko desetina, stotina ili možda čak i hiljada uređaja koji treba da primaju i šalju informacije, postaje jasno zašto postojeće usko pojasne bežične radio protokole čeka teško iskušenje.

Svi bežični standardi bazirani na IEEE/IEC 802.11 rade na nelicenciranom radio frekventnom području. Iako ti frekventni opsezi nisu licencirani oni nisu neregulisani. Svi WiFi ili ne WiFi uređaji se moraju povinovati striktnim ograničenjima vezanim za izlaznu snagu i metod modulacije (u zavisnosti od regiona u kome se zemlja nalazi, uređaja koji se primenjuje kao i frekventnog područja).

S obzirom da se radio spektar i frekvencije smatraju deljenim resursom, nijedan pojedinačni korisnik ne može tvrditi ekskluzivno pravo na nelicencirana radio područja.

Ova nelicencirana područja nisu rezervisana samo za 802.11 uređaje, na primer 2.4GHz i 5.6GHz-ni opsezi obično poznati kao industrijsko, naučno i medicinsko područje (ISM) se koriste i za druge komunikacione uređaje kao što su bežični DECT telefoni, Bluetooth uređaji, bebi monitori (čak i mikrotalasne peći funkcionišu na ovom području). Zagušenje slobodnih ISM radio frekventnih područja usled velikog broja korisnika je neminovna posledica.

Sa druge strane oslobađanje drugih segmenata radio spektra od potrebe zakupljivanja je skoro nemoguće, najbolji primer je skorašnje oslobađanje spektra ukidanjem analogne televizije 55-900MHz koje je dato u zakup mobilnim 4 i 5G operaterima.

Ovo ne treba da čudi jer se radio spektar smatra javnim dobrom, čija je upotreba striktno regulisana od strane nacionalnih regulacionih tela, kao i međunarodnih radio regulatornih agencija. U skladu sa međunarodno prihvaćenim konvencijama, radio spektar je izdelfjen na područja koja su alocirana za određene servise i to u rasponu od 7kHz pa do 300GHz (u ovom trenutku području od 275 do 300GHz još uvek nije dodeljena namena) pri čemu je na raspolaganju za ISM ostavljeno samo nekoliko uskih „prozora“ koje možemo videti u tabeli 1.

Pregled dela ISM nelicenciranih područja u skladu sa ITU preporukama upotrebljivih za Wireless		
Donja granična frekven.	Gornja	Širina područja
26,957 MHz	27,283 MHz	0,326 MHz
40,66 MHz	40,70 MHz	0,04 MHz
443,05 MHz	434,79 MHz	1,74 MHz
902 MHz	928 MHz	26 MHz
2,400 GHz	2,500 GHz	0,1 GHz
5,725 GHz	5,875 GHz	0,15 GHz
24 GHz	24,25 GHz	0,25 GHz
61 GHz	61,5 GHz	0,5 GHz
122 GHz	123 GHz	1 GHz
244 GHz	246 GHz	2 GHz


Tabela 1. Pregled dela ISM područja u skladu sa ITU preporukama upotrebljivih za Wireless.

U tabeli 1. može se videti da je sveukupna širina raspoloživih kanala u području do 1GHz na kome bi mogle raditi senzorske mreže tek nešto više od 28,106 MHz, dok je u GHz području namenjenom za rad LAN mreža trenutno u upotrebi oko 250 MHz. Sa budućim standardima se očekuje upotreba ne više od 0,75GHz. Ukupna širina svih trenutno raspoloživih ISM područja ne prelazi 1GHz, a sa novim tehnologijama i primenom svih alociranih maksimalno 4GHz [83].

Šenonova teorema nam može dati grub uvid u gornje granice kapaciteta koje bi se mogle postići prenosom informacija po ukupnoj širini raspoloživih kanala:

$$C = B \times \log_2(1 + SNR) \quad (1.1)$$

Gde je C (bita/sekundi) kapacitet kanala, B (Hz) je propusni opseg kanala, a SNR je odnos nivoa signala prema nivou šuma (signal to noise ratio). Ilustracija 33. nam pokazuje maksimalnu transmisionu brzinu u funkciji SNR-a za kanal propusnog opsega od W=1GHz što bi bila širina istovremene primene svih ISM kanala ispod 62GHz (WiFi 802.11a,b,g,n,ac,ad,ah,af; Zigbee itd.)



Ilustracija 33. Grafikon porasta kapaciteta u bit-ima kanala širine 1GHz u rasponu odnosa SNR 1 do 60dB

Iz priloženog vidimo da propusni opseg manji od 7×10^9 bita je daleko od dovoljnog za povezivanje IoT uređaja, ako uzmemo u obzir da se očekuje da ih bude za dva logaritamska reda više od postojećih računara i mobilnih smart uređaja u istom prostoru. Ovu situaciju donekle mogu popraviti adekvatna kodiranja, MIMO višekanalni/antenski transmisioni sistemi sa adaptivnim beam-formingom.

Kao alternativno rešenje moguća je primena koncepta VLC optičke - PAN mreže za povezivanje IoT senzorskih uređaja na malim rastojanjima [83] [84]. Koncept svetlosne opto – telekomunikacije za prenos podataka počiva na korišćenju takozvanog „optičkog prozora“ u IR području u EM spektru, koje predstavlja svima raspoloživo područje za korišćenje i ne zahteva licenciranje. Navedeno područje je širine 800nm tj. $7,3 \times 10^{14}$ Hz i prostire se delom u bliskom infracrvenom -IR i UV delu spektra sa rasponom od $2,7 \times 10^{14}$ do 1×10^{15} Hz. Stoga možemo zaključiti da bi se njegovom primenom pod sličnim uslovima kao kod postojećih RF kanala i u skladu sa Šenonovom jednačinom (1.1), a pri SNR odnosu od 50dB mogao postići propusni opseg od oko 4×10^{15} bita/s, što je za oko 1×10^6 više od svega trenutno raspoloživog. U ovom trenutku aktuelni standard IEEE 802.15.7-2011 predviđa brzine prenosa do 96Mbit/s. U laboratorijskim uslovima primenom laserskih LED dioda postignut je prenos u slobodnom prostoru od 100Gbit/s [85], dok je autor u svojim istraživanjima primenom komercijalno dostupnih tehnologija uspešno realizovao sistem za prenos podataka između senzora i MCU/SoC sistema do brzina od 400Mbit/s. [84]

Tim Mahindra je objavio interesantan podatak da se u toku trkačkog dana na bolidu formule E1 prikupi oko 1.2GB podataka, od čega se u realnom vremenu i kritičnim momentima može pratiti i analizirati samo veoma mali deo [86].



Ilustracija 34. Senzorka mreža u bolidu formule E1

1.3 Masovno paralelizovani sistemi za podršku HPC – u

1.3.1 Istorijski razvoj masovno paralelizovane superkompjuterske i HPC arhitekture

Početak osamdesetih godina tehnološka ograničenja CISC mikroprocesorskih rešenja su dovela do niza istraživanja, koja su imala za cilj da ponude ne samo porast performansi, već i neophodnu skalabilnost za multitasking operacije. Ideja je bila da se u sistemu poveća broj mikroprocesora koji će omogućiti izvršavanje više nezavisnih procesa istovremeno. Sa druge strane to je značilo uspostavljanje adekvatnog sistema interkonekcija između njih, jer se podrazumevalo da će se pojedinačni procesi izvršavati na fizički odvojenim procesorima, što je suštinski predstavljalo multiprocessing.

Do ključne promene u pravcu razvoja računarske arhitekture došlo je predstavljanjem Transputer i RISC koncepata. Sa druge strane SMP multi procesorska paralelizovana i vektorska (SIMD) arhitektura na superkompjuterima (Cray1) i mainframe sistemima nije bila novost. Jedina prepreka porastu performansi ovih sistema je bila raspoloživa tehnologija. Fokusirana na postizanje što boljih performansi, često na bazi najnovijih eksperimentalnih tehnologija i naučnih istraživanja ova rešenja su postavila pravce razvoja računarskih tehnologija za par decenija unapred. Rani radovi na polju Transputer mikroprocesorske arhitekture iz 1983/84. godine rezultirali su uvođenjem multiprocessing koncepte u svet mikro računara.

Koncept revolucionarnog rešenja koje je Danny Hillis predstavio u svom dizajnu „Connection Machine CM-1“ i CM-2 superkompjuterima imalo je dalekosežne posledice [87]. Ideja masovno paralelizovanog procesiranja koja se oslanjala na ideju povezivanja i koordinacije više procesora, sa ciljem izvršavanja jednog zadatka (multiple processors for a single task) je kod superkompjuterima Connection Machine postignuta sa do tada neviđenim arhitekturnim rešenjem. Ono je međusobno povezivalo 65.536 jednostavnih, jednobitnih (single-bit) procesora koji međusobno razmenjuju podatke. Ideja je bila da se u jednom taktu svi procesori angažuju na rešavanju jednog istog zadatka, pri čemu svaki od njih rešava samo jedan mali segment. CM-1 je bio prvi računar koji je izvršavao SIMD (single instruction, multiple data) instrukcijski koncept u punom smislu. Inspirisani ovim rešenjem IBM i drugi veliki proizvođači su svoj razvoj u potpunosti usmerili na paralelizovana rešenja.

Gene Amdahl je 1967. godine dao prvu formulaciju ograničenja koje proizvodi deo koda, koji se ne može paralelizovati u odnosu na ostatak pripremljen za paralelizovanu obradu [88].

Udeo ovog mandatorno sekvencnog koda je po njegovom nalazu imao uticaj na mogući stepen ubrzanja celokupnog koda koji će biti izvršavan na n paralelnih procesora/računara.

Ukoliko sa T_{ukupno} opišemo ukupno vreme za koje se izvrši ubrzani kod, deo vremena za koje se izvrši paralelizovan kod predstavimo sa $T_{\text{poboljšano}}$, a ostatak koda koji se mora serijski izvršavati sa $T_{\text{nepromenjeno}}$ pri čemu je S broj množilac stepena paralelnog ubrzanja (na primer broj mašina ili paralelnih procesora) možemo uspostaviti sledeću relaciju:

$$T_{\text{ukupno}} = \frac{T_{\text{poboljšano}}}{S} + T_{\text{nepromenjeno}} \quad (1.2)$$

Ako ovu relaciju preformulišemo u oblik koji jasnije pokazuje ukupno vreme S_{ukupno} trajanja izvršavanja koda na paralelizovanim sistemima u zavisnosti od frakcije koda f koja ostaje da se izvršava serijski, dobijamo sledeću relaciju:

$$S_{\text{ukupno}}(S) = \frac{1}{(1-f) + \frac{f}{S}} \quad (1.3)$$

Ova relacija jasno pokazuje usko grlo koje može nastati kod masovno paralelizovanih procesa usled postojanja dela serijalizovanog koda. Tokom vremena uočena su ograničenja u važenju ovog zakona, pre svega sa stanovišta problema gde se javlja promenjiva tj. ne fiksna dužina koda. 1988. godine John L. Gustafson u svom radu „Reevaluating Amdahl's Law“ [89] se nadovezao na Amdahl-ov rad i dao predlog rešenja koje se može primeniti na te slučajeve.

Prema Gustafson-ovom zakonu ubrzanje kod modela skalabilne veličine koda je:

$$S_{\text{ukupno}}(s) = s + Np \quad (1.4)$$

Pri čemu su s serijski, a p paralelni deo koda, dok je N broj paralelnih procesora. Time dolazimo do rezultata da je moguće da kapacitet obrade paralelno varira sa brojem paralelnih procesa. Gustafson je ovom dopunom postavio teorijske osnove za razvoj masovno paralelizovanih sistema za koje je po Amdahl-ovom zakonu postojala limitirajuća granica, nakon koje dalje ubrzanje više nije bilo moguće.

Dalji razvoj paralelnog kompjutinga osim multiježgarnog (Multicore) i simetričnog multiprocesorskog (Symmetric multiprocessing) doneće u novije vreme i koncepte distribuiranog, klasterizovanog i grid kompjutinga kao preteče Cloud Computinga.


1.3.2 Streaming multiprocesori – generalno programabilni grafički akceleratori

Primena grafičkih procesora za opštu obradu informacija GPGPU je jedan od koncepata u oblasti paralelnog procesiranja koji se razvio u poslednjih desetak godina. Osnovna ideja je eksploatacija snage masovno paralelizovanih grafičkih procesora, projektovanih da obrađuju velike količine informacija neophodnih za prikaz računarske grafike u realnom vremenu, za izvršavanje proračuna koje su tradicionalno izvršavali centralni procesori. Na taj način grafički procesori postaju svojevrsni paralelni ko-procesori u sistemu, oslobađajući resurse centralnih procesora za izvršavanje sekvencijalnih skupova podataka i instrukcija.

Pre nego što je kompanija nVidia 2001. godine predstavila GeForce 3 seriju grafičkih kartica i time postavila osnove za razvoj GPGPU koncepta, iza razvoja grafičkih procesora stajalo je preko 20 godina intenzivnog razvoja rešenja namenjenih za grafičku akceleraciju i prikaz kompjuterske grafike na mikro i PC računarima.

Presudan uticaj na razvoj i popularizaciju mikro računara sedamdesetih godina su imale kućne video igre. Za potrebe arkadnih video sistema razvijani su prvi specijalizovani grafički čipovi kao što je bio Fujitsu MB14241 video shifter korišćen za ubrzavanje iscrtavanja sprajta (sprite) 2D grafike ili Namco Galaxian arkadni sistem sa specijalizovanim grafičkim hardverom, koji je podržavao višebojne sprajtove i tile-map pozadine. Potreba da se obezbedi portabilnost video igara sa velikih arkadnih sistema na kućne video konzole kao što je RCA Studio II iz 1976. godine i Atari VCS 2600 iz 1977. godine je dovela do pojave prvih LSI integrisanih kola za video prikaz, kao što su RCA „Pixie“(CDP1861) i Atari TIA [90].

1979. godine kompanija Atari u svojoj 8bitnoj seriji kućnih računara je predstavila rešenje ANTIC i GTIA/GTIA LSI ASIC specializovane čipove za generisanje 2D prikaza i video izlaz. ANTIC je bio mikroprocesor koji je izvršavao sopstveni instrukcijski set, zadužen da pročita listu i podatke za prikaz koristeći direktan memorijski pristup DMA, a potom ih prevodio u pixel data stream koji je predstavljao „playfield“ tekst i grafiku. Taj data stream je potom prosleđivan GTIA (PAL verzija) čipu, koji je na to dodavao „playfield“ boje i uključivao sprajtove (2D sličice), za „Player/Missile“ grafiku, [91] proveravao da li dolazi do kolizije i generisao finalni izlaz ka TV-u ili kompozitnom monitoru. ANTIC je u radu izvodio i DMA da bi osvežavao informacije od i za GTIA, vezane za „Player/Missile“ podatke za prikaz u svakoj TV liniji (TV scan line). Koprocesorska funkcija ovog grafičkog podsistema se ogledala u tome da čim je CPU postavio parametre Display Liste i DMA, prikaz je dalje generisan automatski bez ikakve potrebe za njegovim naknadnim intervencijama i angažovanjem. Ovo rešenje je imalo veliki uticaj na dalji razvoj grafičkih podsistema tokom osamdesetih jer je uticalo na razvoj uređaja za prikaz (display devices) bez frame buffer-a.



Ilustracija 35. Grafički koprocesorski podsistem Atari 8-bitnog kućnog računara (CPU, ANTIC i GTIA čipovi u srednjem nizu)

Kompanija Motorola je 1978. godine predstavila MC6845 video address generator zadužen da generiše signale neophodne za rasterski prikaz, ali ne i same piksele. Odlikovao ga je linearni frame buffer ograničen na 16kB, ali sa pristupom svakom pojedinačnom bitu. Ovo IC kolo je bilo osnova za IBM PC Monochrome i Color Display Adapter (MDA/CDA) kartice iz 1981. godine, a obezbedilo je slične funkcionalnosti i za Apple II kompjuter, IBM PC video adaptere (MDA, HGC i CGA), Amstrad CPC i BBC Micro. MC6845 je poslužio kao osnova za razvoj MOS Technology NMOS 6545 CRT kontrolera [92]. MOS je za kompaniju Commodore razvio VIC/VICII seriju video kontrolera (MOS 656x).

Krajem 1981. godine NEC je izbacio μ PD7220 GDC video kontroler sa ugrađenim funkcijama za iscrtavanje linija, krugova, lukova i slovne grafike na bitmapiranom displeju. μ PD7220 GDC [93] kao 16bitni grafički koprocesor sposoban da adresira do 256kB memorije, je omogućavao dizajn grafičkih kartica visokih performansi za to doba (kao što je bila Number Nine Revolution). Ovi čipovi su se kao displej kontroleri mogli naći u mnogim MS DOS kompatibilnim PC- ima NEC-a (APC III i PC-9801).

1982. godine kompanija Intel je proizvela iSBX 275 karticu razvijenu na bazi licencno preuzetog dizajna NEC 82720 GDC. Pored akceleracije iscrtavanja (kao kod prethodnika) framebuffer je ubrzan pomoću učitavanja, putem direktnog memorijskog pristupa DMA magistrali. Sa 32kB fb RAM-a na sebi kartica je bila u stanju da prikaže 8 boja po pikselu u rezoluciji 256x256 ili da *da* monohromni prikaz u 512x512.




Kako profesionalna primena video kontrolera nije zahtevala dinamičnost već statičan prikaz visoke rezolucije, tokom ranih osamdesetih godina glavni pokretači razvoja su ostali GPU koprocesori optimizovani za brz prikaz pokretne multikolorne grafike sa hardverski podržanim skrolovanjem, akceleracijom sprajtova (2d polja) i detekcijom njihove kolizije.

Kompanija Texas Instruments je 1979. godine predstavila TMS9918 (tri godine kasnije i unapređeni TMS9918A). Iako je nazvan „video displej kontroler“ kod Atari-ja je to bio grafički koprocesor. TMS9918 je imao svoju zasebnu video memoriju veličine 16k x 8bita van adresnog prostora centralnog procesora, zaseban VDC data memory bus, kao i interni adresni registar (kako bi mogao da pristupa i privatnoj video memoriji). Centralni procesor je prosleđivao komande u obliku dvobajtna reči, a TMS9918 je izvršavao instrukcije pristupajući preko DMA sistemskoj ili lokalnoj memoriji generišući prikaz. Jedna od specifičnosti je bila ne-linearno koncipiran framebuffer za potrebe kombinovanja elemenata 4 podržana grafička moda. Od naprednih osobina posedovao je 8bitni bi-direkcionni link ka CPU, mogućnost potpunog definisanja „tile“ (2d pločice) bazirane grafike sa 32 x 24 „tiles“ (pri čemu je svaka bila veličine do 8 x 8 pixela), rezoluciju od 256 x 192 piksela, podršku za 16 boja i 32 hardverski podržana sprajta (naspram 8 kod Atari-ja) sa hardverskom detekcijom kolizije i potpuno programabilnom grafikom. Pošto grafički elementi, krive i fontovi nisu bili predefinisani u ROM-u TMS9918 je našao primenu u TI-99/4A, japanskoj MSX/MSXII seriji kao i u video konzolama kompanija Sega i ColecoVision .

Ranih osamdesetih na arkadnim automatima su se pojavili prvi sprajt-bazirani pseudo 3D grafički podsistemi kao što je Sega VCO Object sa hardverski podržanim skaliranjem sprajtova u full-color grafici. 1982. godine Sega je za svoj automat sa video igrom Zaxxon razvila hardversko skrolovanje grafike u izometrijskoj perspektivi. Rešenje u obliku Sega Super Scaler grafičkog hardvera je bilo najbolje rešenje za prikaz naprednog pseudo 3D grafičkog prikaza (Sega Space Harrier -1985, Sega OutRun -1986 i X Board -1987 konzole) [94].

Sa pojavom grafičkog WIMP radnog okruženja (prvo na Apple Machintosh računarima) pred grafičke podsisteme mikro računara su postavljeni novi zahtevi. Primaran zadatak je bio preuzimanje i akceleracija 2D prikaza, uključujući i osnovne funkcije za iscrtavanje i popunjavanje linija i poligona, višebojna grafika visoke rezolucije. Postojeća rešenja sa podrškom za sprajt-baziranu grafiku su mogla biti iskorišćena za prikaz transparentnog grafičkog pointera miša i pomeranje ikona na radnoj površini, ali je prikaz i iscrtavanje punog sadržaja prozora zahtevao akceleraciju prenosa bit blokova. Potreba generisanja bit-mapirane grafike u za to vreme visokoj rezoluciji je pred mikro računare postavila zahtev za postojanjem grafičkih koprocesora sposobnih da samostalno adresiraju memoriju i procesiraju traženi prikaz uz minimalno angažovanje centralnih procesora. Stoga se 1985. godine u Commodore Amiga mikro računaru našlo evolutivno rešenje, proisteklo iz Atarijevog 8bitnog koncepta u obliku možda prvog GPU-a. Objedinjujući u jednom čipu pod nazivom Agnus (Address Generator Chip) podršku za hardversko iscrtavanje linija, poligona i popunjavanje površina, sa vezom za sprajt grafiku (deo implementiran kroz drugi čip pod nazivom Denise), sa pretečom stream procesora u svojoj „Blitter“ podkomponenti zaduženoj za akcereraciju

pomeranja, manipulacije i kombinovanja proizvoljnih bitmapa iz više izvora. Ovaj čip je u sebi sadržao i poseban koprocesor „Copper“ sa sopstvenim instrukcijskim setom sposoban da direktno inicira sekvence grafičkih operacija bez intervencije CPU-a. Pre njega (a i posle, posebno u IBM PC svetu) kod gotovo svih mikro i personalnih računarskih sistema centralni procesor je preuzimao na sebe skoro sve aspekte iscrtavanja grafičkog prikaza, osim generisanja samog finalnog video signala, pa je time značaj ovog rešenja i njegova revolucionarnost u trenutku nastanka mnogo veća [95].



Ilustracija 36. Blok dijagram Amiga Agnus čipa iz A500+ (verzija 8375) (gore), blok shema arhitekture Amiga A500 (1987) mikro računara (levo) i izgled matične ploče (desno)

Ovaj grafički procesor kao centralni čip u arhitekturi sistema je bio zadužen da kontroliše pristup centralnog procesora (MC68000) i drugih ko-procesora „chip RAM“ memoriji (od 512kB do 2MB kod FatAgnus) putem 25 16-bitnih DMA kanala. Pri tome je kombinovao do 3 ulazna stream-a sa 16-bitnim komponentnim vektorima, putem 256 logičkih operacija da bi dobio jedan zajednički izlazni stream u obliku 16-bitnog komponentnog vektora.

Ukupan ulazni propusni opseg streama (bandwidth) je dostizao 42 milion bit/sec, dok je propusni opseg izlaznog stream-a bio do 28 miliona bit/sec. Prva verzija čipa je imala oko 21000 tranzistora u 5 μ m tehnologiji (8361 Agnus) dok je FatAgnus verzija (8370 i ECS 8375 u 84-kontaktom PLCC kućištu) imala prošireni adresni pristup i veći obim logike integrisan u inicijalno 3 μ m tehnologiji.

1986. godine Texas Instruments je predstavio TMS34010 mikroprocesor koji je imao grafičke sposobnosti i mogao da izvršava obične instrukcije (posedovao je veoma grafički orjentisan set instrukcija). Ovaj čip je početkom devedesetih godina postao osnova za TIGA PC Windows akceleratorne kartice. 1987. godine IBM je izbacio 8514 grafički sistem, kao prvu video karticu u visokoj rezoluciji (1024x768) sa 18bitnom paletom i predefinisanim osnovnim funkcijama za iscrtavanje 2D prikaza, hardverski implementiranim. Novina je bio „Adapter Interface“ koji je omogućavao da softver rastereti CPU i prebaci uobičajene operacije iscrtavanja 2D prikaza (crtanje linija, poligona, popunjavanje/bojenje površina i BitBlit) na grafički hardver. Iste godine Comodore Amiga je izbacio unapređeni ECS set čipova (FatAgnus i Denise) sa podrškom za 12bitnu kolor paletu i 4bojne 1280x512i i 640x480p60 (VGA) modove.

Na drugoj strani japanski proizvođači kućnih i personalnih računara su razvijali sopstvena rešenja kao što su Sharp X68000, koji je po mnogo čemu bio najjači kastimizovani grafički set čipova sa podrškom za 16bitnu kolornu paletu od 65k boja. Ali i sa hardverskom podrškom za sprajtove, skrol i više playfields sprajtova. Maksimalna rezolucija od 1024x1024 piksela i mogućnost prikaza 256boja iz palete od 65k sa zasebnih 512kB VRAM memorije za text, 512kB VRAM-a za grafiku i 32kB VRAM-a za smeštanje sprite-ova kojih je moglo biti do 128. Ova platforma je poslužila kao osnova za razvoj Capcom-ovih CP arkadnih sistema. 1988. godine japanski Namco je izbacio Namco System 21 sa prvom posvećenom 3D grafičkom pločom sa ukupno 14 specijalizovanih grafičkih/video čipova. Ona je za obradu 3D poligona i proračun 3D transformacija koristila pet DSP procesora Texas Instruments TMS320C20 na 25 MHz. Korišćenjem DSP-ova sistem je pored 8.09MIPS-a dobijenih od strane tri CPU-a, imao na raspolaganju još 62.5 MIPS i 641 kFLOPS-a potrebnih za 3D kalkulacije. Koncept ovog rešenja je bio primenjen i kod Taito Air Systema, a za „Galaxian³“ sistem iz 1990. godine je korišćeno više NS 21 ploča uz čak 80 DSP-ova (80xTi TMS320C25 na 40 MHz).

U prvoj polovini devedesetih godina porast performansi x86 CPU-a i potpuna dominacija PC platforme sa DOS ili Windows 3.11 okruženjem na tržištu, nije razvila interes za unapređenja u domenu (video) koprosorske podrške. Tržištem su dominirali grafički 2D adapteri optimizovani za sve veće rezolucije, brže iscrtavanje 2D elemenata i veći broj boja.

Kompanije poput S3 Graphics sa svojim serijama S3 86C911, Tseng Labs ET4000/W32p, ATI Wonder, a kasnije ATI All-in-Wonder su bile više nego dovoljne za 2D GUI akceleraciju neophodnu za Windows 3.11 ili Windows 95.

Sa druge strane na polju video arkadnih sistema i kućnih konzola besneo je pravi tržišni rat konkurenata koji su pokušavali da proizvedu što potpuniji 3D grafički sistem. Od 3D grafičkih sistema u realnom vremenu (potpomognutih CPU) težilo se ka rešenju sa potpunom hardverskom akceleracijom 3D grafike. Tako su japanski proizvođači Sega, Namco, Sony i Nintendo u sukcesivnom redosledu izbacivali modele Sega Model 1, Namco System 22, Sega Model 2, Saturn, Sony PlayStation i Nintendo 64. Pola decenije pre prvih PC grafičkih kartica, arkadni sistemi poput Sega Model 2 i Namco Magic su posedovali odvojen hardver za potrebe hardverskih 3D transform, clipping i lighting operacija (T&L). Sega je na osnovu Model 2 arkadnog sistema počela rad na integraciji 3D T&L operacija u jedan LSI/VLSI čip za potrebe personalnih kompjutera 1995. godine [96].

U PC svetu tek sa pojavom prvih potpunih 3D igrica se desio bum. Prvi talas 3D akceleratorskih kartica sa *S3ViRGE*, *ATI Rage*, and *Matrox Mystique* čipovima osim filtriranja piksela, nije pružao adekvatne performanse jer su im 3D funkcije bile samo pridodate. Poboljšanje performansi 3D grafike bilo je moguće i putem posebnih diskretnih akceleratorskih kartica (*PowerVR* i *3dfx Voodoo*). Kako je rasla potražnja i potreba, generisana nivoom 3D video sadržaja u igrama i poslovnim aplikacijama za CAD i 3D modelovanje, razvila su se ozbiljnija rešenja koja su pored video i 2D u istom čipu, integrisala i ozbiljnije 3D funkcionalnosti, usklađene sa postojećim industrijskim standardima (u tom trenutku *OpenGL* i *MS DirectX*). *Rendition Verite* čip iz 1997. godine je nastao kao kolaboracija kompanija *Hercules* i *Fujitsu* na osnovama razvoja Sega 3D T&L rešenja. Prvi je posedovao pun T&L engine godinama pre *Nvidia GeForce 256*, ali ovo rešenje nikada nije izašlo na tržište.

Od pojave *Windows NT 4.0* 1996. godine *Microsoft PC* platforma je podržavala *OpenGL 3D API* standard. Paralelno sa time *Microsoft* je počeo tesno da saraduje sa proizvođačima hardverskih rešenja, kako bi kroz svoj *DirectX API* već od verzije 5.0 (*Win 95 sr2*) uključio i podršku za 3D grafički hardver (*Direct3D 5.0*). *Direct3D 7.0* iz 1999. godine je podržavao hardversko ubrzanje, transform i lighting 3D funkcije i bio je kraj razvoja rešenja sa fiksnim funkcijama. Prvo rešenje sa hardverski podržanim T&L 3D funkcijama je *nVidia GeForce 256 (NV10 GPU)* koja se pojavila na tržištu iste godine. Iako je imala odličan prijem, njena arhitektura je još uvek počivala na fiksnom broju cevovoda za obradu piksela, a podsistem za hardversku akceleraciju T&L je putem hardverski fiksiranih funkcija od CPU-a preuzimao obradu i proračun senčenja poligona (pored toga uključeno je i hardversko ubrzanje „motion-compensation“ za prikaz *MPEG-2* formata video zapisa). U okviru *OpenGL*-a hardverska podrška za T&L je postojala od druge polovine devedesetih i radilo se na razvoju i proširenju API-ja za potonje pixel shader i vertex shader jedinice.

Od dvehiljadite godine *DirectX 8* i *OpenGL API* su dodali rudimentarne programabilne funkcionalnosti uvodeći podršku za programabilni shading. Time je postalo moguće obraditi svaki piksel kratkim programom, koji je uključivao dodavanje tekstura kao ulaza. Sa druge strane nad svakim geometrijskim vertex-om je postalo moguće izvršavanje kratkog programa, pre nego što bi bio projektovan na ekranu.

Prvi GPU sa podrškom za DirectX 8 i OpenGL 1.3 sa podržanom PixelShader 1.1 i VertexShader 1.1 specifikacijom je bio nVidia *GeForce 3* (GPU pod kodnim nazivom NV20) iz 2001. godine. Interesantno je da je GPU u GF 3Ti500 [97] verziji bio u stanju da procesira oko 960 GOPS (operacija po sekundi). U drugoj polovini 2002. godine nVidia je izbacila GeForce 4 seriju sa podrškom OpenGL 2.0 i DX 8.0 sa PixelShader 1.3 i VertexShader 1.1 uz performanse od oko 1200 GOPS-a kao odgovor na ATI Radeon 8500 (R200) GPU sličnih specifikacija [98] sa oko 1100 GOPS-a. Sa ovim GPU-ovima proizvođači PC rešenja su otvorili vrata tržištu igračkih konzola. Microsoft XBOX konzola za video igre je 2001. godine dobila nVidia NV2a (*GeForce 3Ti* klasu) GPU, što je bila prekretnica nakon koje su Sony i ostali proizvođači konzola od proizvođača PC GPU hardvera nabavljali grafičke procesore.

Krajem 2002. godine Microsoft je izbacio Direct3D 9.0, a na tržištu se pojavilo prvo kompatibilno rešenje u obliku ATI Radeon 9700 kartice sa R300 GPU-om. To je bio prvi grafički procesor koji je podržao programske petlje u okviru pixel i vertex shaders programa u skladu sa novom Shader model 2.0 specifikacijom.

Ovo je omogućilo i duže matematičke operacije sa pokretnim zarezom. GPU je brzo postao fleksibilan kao i CPU, ali za red veličine većom brzinom izvršavanja matičnih operacija.

OpenGL API je 2003. godine izašao u verziji 1.5 sa OpenGL Shading Language specifikacijom kao odgovor na DX9 High-level shading language (HLSL) specifikaciju, učvršćujući time GPU programabilne funkcionalnosti.

U tom trenutku aktuelna AGP (Accelerated Graphics Port) magistrala je predstavljala usko grlo za primenu GPU procesora zbog svoje asimetrično podeljene paralelne prirode. GPU procesor je dobijao podatke sa magistrale uz propusni opseg od 2133 MB/s tj. 8x brže od baznih 266MB/s sa kojih je mogao da pošalje zahteve i podatke na magistralu. Intel je 2004. godine predstavio PCI Express (PCI-E) magistralu koja je zahvaljujući serijskoj prirodi komunikacije bila nelimitirana brojem linija za prijem i slanje podataka. Od prve PCI-E specifikacije sa 250MB/s do verzije 2.0 iz 2007. godine sa 500MB/s po liniji, gotovo svi proizvođači GPU rešenja su prešli na primenu ove magistrale.

Direct X 9.0 c je 2004. godine doneo novu shader model 3.0 specifikaciju, a OpenGL API je uveo verziju 2.0 sa GLSL verzijom 1.10.59. Novina je bila povećanje dužine programa, upravljivo grananje i programske petlje.

GPGPU i Stream procesing teorijski koncepti su počeli da se popularizuju usled pristupačnosti GPU hardvera sa visokim performansama. Primera radi 2004. godine su predstavljeni grafički procesori nVidia GeForce serije 6 (GeForce 6800 Ultra) i ATI Radeon X850 XT PE sa podržanim DX 9.0c i SM3.0. Obe serije su podržavale beskonačnu dužinu pixel i vertex shader programa (podrazumevalo se pisanje programa dužine do 65636 koraka) sa podrškom za 64-bitne FP obrade tekstura. Oba GPU-a su bila slične konfiguracije sa po 16 pixel shader i 6 vertex shader procesora u 0.13 μ m tehnologiji.

Razlika u broju tranzistora od 222 kod nVidie tj. 160 miliona ATI-a je uticala na radni takt, koji je bio 400MHz kod nVidie tj. 540MHz kod ATI-a. nVidia GeForce 6 GPU je obrađivao do 6.4 GPixel/s dok je ATI Radeon X850 dostizao do 8.64 GPixel/s. VS kod GeForce 6 GPU je obrađivao do 600 Mpoligona/s.


2006. godine je izašao OpenGL 2.1 sa verzijom 1.20 GLSL (OpenGL Shading Language). Iste godine Microsoft je predstavio DirectX 10 sa konceptom fiksnih tj. unifikovanih cevovoda sa podrškom za Shader model 4.0 HLSL proširujući programabilnost, uvodeći podršku za IEEE-standardizovane 32bitne operacije (FFT's matrične operacije i obrade bitnih polja), tipove podataka sa pokretnim zarezom, instanciranje i Microsoft-ov DirectCompute koncept.

Iste godine na tržištu se pojavila nVidia GeForce 8 serija GPU-a koju su podržavali Direct3D 10 sa SM 4.0 i OpenGL verzija 3.3. Kompanija nVidia je na bazi G80 „Tesla“ mikro arhitekture GPU-a izbacila na tržište prve istoimene „Tesla“ „stream processing“ i/ili generalno programabilne GPU akceleratorne kartice. Time su otvorena vrata širokoj primeni GPU-a za potrebe paralelnog kompjutinga. GeForce 8 GPU na nVidia GeForce 8800 Ultra [99] kartici je imao 128 „Stream“ procesora, sa radnim taktom od 1500MHz dok je ostatak GPU radio na 600MHz. Sa 384bitnom memorijskom magistralom ovaj GPU je dostizao oko 39.2 GPixel/s (kao i texel/s).

Prvi modeli nVidia Tesla GPGPU kartica, poput Tesla C870 (sa jednim GPU-om) su postizali do 518 GFLOP-a (peak) za 32bitnu SP aritmetiku [100].

Nakon GeForce 8 i ATI Radeon HD serije, novi generički stream procesori u narednim generacijama GPU-a su postajali sve programabilniji. Microsoft je u okviru DX10.1 i SM4.1 postavio kao obavezan uslov postojanje podrške za 32bitnu (SP) aritmetiku sa pokretnim zarezom. Novi API kao što su OpenCL (2008) i CUDA su oblast primenjivosti GPU-a kao masovno paralelizovanih koprocera proširili na gotovo sve sfere. Danas GPGPU nalazi svoju primenu od kućne obrade slika, audio/video obrade, 3D CAD- a do naučnih primena u oblastima poput veštačke inteligencije, matematičko algebarskoj obradi i simulacijama, prediktivnoj analitici, istraživanju prirodnih pojava, meteorologiji, naftnim istraživanjima. Sa druge strane OpenCL je na dobrom putu da kao nezavisan standard definisan od strane Khronos radne grupe (zadužene i za OpenGL) bude *de facto* standard za primenu GPGPU-a u skoro svim zahtevnijim sferama kompjutinga.


Na Ilustraciji 37. vidi se tabelarni prikaz rezultata testa performansi iste generacije GPU-a (grafičke kartice iz višeg srednjeg segmenta AMD/ATI Radeon 7950 tj. po novom AMD R9 280) sa 8-jezgarnim CPU-om istog proizvođača iz višeg segmenta, modeli iz 2012. godine).



Ilustracija 37. Uporedni prikaz rezultata testa aritmetičkih performansi AMD/ATI Radeon 7950 grafičke kartice (AMD R9 280) i AMD FX 8150 mikroprocesora.

Odnos performansi za aritmetiku sa pokretnim zarezom varira između 16,6x za SP do 8,4x za FP. U segmentu celobrojnih operacija ubrzanje se kreće od 13,5x za 32bitne preko 20,1x za 64bitne do maksimalnih 67,4x za 24bitne reči. Ako uzmemo u obzir da se radi o tržišno rasprostranjenom rešenju, sve navedeno možda najbolje oslikava prednosti koje donosi primena GPGPU.

Da bismo bolje razumeli arhitekturu modernih GPU rešenja koja podržavaju DirectX 11.2 OpenGL 4.4 kao i OpenCL 2.0 API predstavice AMD R9 285 „Tonga“ GPU, baziran na AMD GCN (Graphics Core Next) 1.2 mikro arhitekturi. Ova mikro arhitektura je RISC SIMD bazirana i ima za cilj da GPU hardver učini još programabilnijim i spremnijim za primenu u Heterogeneous System Architecture (28nm) rešenjima. Energetska efikasnost od preko 32% (u odnosu na slična GPU rešenja na bazi GCN 1.1 tehnologije) čini ga osnovom za buduća HSA APU rešenja. Kao posledica ciljane tržišne primene, redukovane su mu DP FP tj. FP64 performanse u odnosu na SP aritmetiku sa odnosom 1/16. Profesionalne serije AMD FirePro S9000 kartica namenjene za radne stanice i servere, na bazi istih GPU-ova su „otključane“ za FP64 performanse, tako da model S9000 postiže do 806GFLOPS, a S9150 čak 2.53TFLOPS za DP operacije sa redukcijom od 1/2 [101] (baziran na profesionalnoj verziji R9 290 „Hawaii“ GPU-a – GCN 1.1 sa 2.816 stream procesora tj. 44 compute jedinice).




Ilustracija 38. Primer mikro arhitekture AMD „Tonga“ GPU-a (gore) i njegove CU (dole)

Na ilustraciji 38. vidi se primer GCN GPU mikro arhitekture [102] gde se svaka CU jedinica sastoji od 4 odvojene SIMD jedinice za obradu vektora. Svaka SIMD jedinica istovremeno izvršava jednu operaciju nad 16 radnih predmeta tj. 32bitnih vektora, ali svaka od njih može raditi na različitim talasnim frontovima. Glavni akcenat ove arhitekture je u tome da se odredi što više talasnih frontova, koji mogu biti paralelno procesirani, a ne da se prepusti kompajleru da pronalazi nezavisne operacije u okviru jednog talasnog fronta. Počevši od GCN 1.0 ova arhitektura podrazumeva da 64x shader procesora zajedno sa 4x jedinicama za mapiranje tekstura i 1x jedinicom za rendering izlaza (ROP) čine jednu obradnu jedinicu (CU). Svaka CU ima svoj sopstveni „Asynchronous Compute Engine“ (ACE) koji kontroliše i prosleđuje (dispatch) obrade za tu CU jedinicu.

Sa programabilnim grafičkim procesorima sposobnim da u realnom vremenu procesiraju fizičke fenomene svetla, čestica, fluida i stotina miliona poligona po svakom frejmu možemo reći da su dosegne granice virtualne realnosti u kojoj video igre liče na filmove. Sa druge strane GPU-ovi se koriste u filmskoj industriji za profesionalne filmske efekte i produkciju sadržaja.

1.3.3 FPGA - Field-Programmable Gate Array

FPGA možemo definisati kao skup rekonfigurabilnih digitalnih logičkih blokova, koji su međusobno povezani mnoštvom programabilnih interkonekcija uređenih u redove i kolone, a koje sa spoljnim svetom komuniciraju preko velikog broja ulazno/izlaznih blokova.



Ilustracija 39. Izgled unutrašnje arhitektura FPGA čipa [103]

Koliki je značaj ovih programabilnih digitalnih elektronskih blokova u svetlu Big Data sistema najbolje vidimo u poslovnim planovima velikih kompanija. IBM je svoja rešenja za Big Data sisteme koncipirao na hibridnom spoju CPU i FPGA procesiranja, a Intel je kupio kompaniju Altera i planira integraciju CPU i FPGA arhitekture u jednom čipu.

Osnovni razlog primene programabilnih logičkih kola je mogućnost da se prema potrebi dizajnira i redizajnira bilo koji digitalni elektronski sklop. Sam broj raspoloživih gradivnih elemenata, koji u poslednje vreme prelazi stotine hiljada omogućava da se na jednom FPGA čipu može kreirati više desetina „Soft“ CPU procesora, [104] uz prateća digitalna signalno obradna kola (DSP). Na taj način FPGA postaje veoma interesantan za razvoj masovno paralelizovanih arhitektura sa pratećim obradnim resursima.

FPGA arhitektura je evoluirala iz programabilnih logičkih kola (PLA) i EPROM-a razvijanih tokom sedamdesetih i osamdesetih godina. 1985. godine kompanija Xilinx je predstavila prvo FPGA integralno kolo. XC2064 čip je posedovao 64 konfigurabilna logička bloka (CLB) sa dve trouglaste lookup tabele (LUT). Dalji razvoj je povećao kompleksnost ovih kola uz dodavanje SRAM memorije, antifuse tehnologije za permanentno čuvanje konfiguracije blokova i Flash tehnologije za pohranjivanje. Povećanje kompleksnosti i brzine rada uz povećanje broja elemenata omogućilo je da se na FPGA čipovima kreiraju softverski definisani mikro procesorski blokovi „Soft CPU“. Time je FPGA postala interesantna platforma za razvoj i implementaciju masovno paralelizovanih sistemskih arhitektura.

Uz dodavanje hardverskog ARM CPU-a u FPGA čip (počevši od 2010 sa Xilinx AMBA 4 i Altera Cyclone V serijom) obezbeđeno je bolje upravljanje arhitekturom, kao i povećanje konfigurabilnosti SoC rešenja. Još jedna od novina ove integracije je obezbeđivanje podrške FPGA sistemima (na hardverskom nivou) za heterogenu multi procesirajuću arhitekturu i OpenCL 1.1 softversku arhitekturu (framework).

Na ilustraciji 39. (prethodna strana) mogu se videti gradivni elementi FPGA kola kao što su:

Logički blokovi (Logic block): sadrže određen broj kombinujućih logičkih elemenata uz jedno ili više flip-flop kola (1bit memorija). Oblik, sadržina pa i sam naziv se razlikuju od proizvođača do proizvođača.

Programabilne interkonekcije - rutiranje: obezbeđuju uspostavljanje interkonekcija i rutiranje između logičkih i I/O blokova.

Ulazno/Izlazni (Input/Output) blokovi: raspoređeni su po obodu matrice elemenata i obezbeđuju unutrašnjim blokovima elemenata pristup fizičkim spoljnim tačkama – pinovima. Kod nekih specijalizovanih FPGA kola to mogu biti kompleksnija I/O kola sa podrškom za prenos optičkog ili UHF/SHF signala.




Ilustracija 40. Prvi primer integracije Altera Stratix IV GT FPGA plus dva Avago Technologies MicroPOD optička modula [105]

Da bi se poboljšale performanse i ostvarila ušteda resursa memorijski RAM blokovi se dodaju uz logičke blokove. Pošto je implementacija RAM memorije u formi dizajniranih logičkih blokova neefikasna sa stanovišta zauzeća raspoloživih logičkih blokova i programabilnih interkonekcija.

Konfiguraciono-programabilni blok obično čini Flash memorija sa pratećom logikom, čiji je zadatak da sačuva programiranu strukturu blokova i da po pokretanju sistema ponovo uspostavi programiranu strukturu/funkciju blokova. Kod FPGA kola koja koriste Antifuse (permanentnu, ne reverzibilnu) tehnologiju za zapisivanje konfiguracije ovaj blok elemenata nije potreban.

Dodavanjem proizvođačkih specifičnih funkcionalnosti i ARM CPU SoC sistema u dizajnu FPGA kola pojavio se još jedan podskup blok komponenata koje možemo podvesti pod hardverska IP (Intellectual property) jezgra. Ova kastimizovana IP jezgra pored specifičnih blokova vezanih za primenu FPGA sistema, uključuju i ARM CPU sistem sa pratećim elementima sa ciljem efikasnijeg upravljanja resursima. Na ilustraciji 41. je predstavljena prezentacija kompanije Intel na perspektive razvoja rešenja za ubrzavanje operacija u Data centrima [106].



Ilustracija 41. Prezentacija kompanije Intel na perspektive razvoja rešenja za ubrzavanje operacija u Data centrima

1.4 Sistemi za skladištenje podataka

1.4.1 Data centri za velika skladišta podataka

Data centar se može odrediti kao objekat sa svom neophodnom infrastrukturom u kome je smešten računarski sistem sa pridruženim komponentama. Po nekima ova simbioza predstavlja specifičan oblik računarskog sistema, dok se sa druge strane može uspostaviti mnogo približnija analogija sa standardnim industrijskim procesima [107]. Pri čemu se Data centar posmatra kao *proizvodni pogon* u kome je informacija u isto vreme i sirovina i proizvod.

Da bi Data centar mogao funkcionisati neophodni su redundantni izvori električne energije, interni i eksterni mrežni telekomunikacioni sistemi visokih performansi, skladišni „storage“ sistemi, sistemi za održavanje kontrolisanog radnog okruženje (rashladni i protivpožarni), adekvatni sistemi za upravljanje, kao i sistemi za obezbeđenje, zaštitu i nadzor.

Kompletna rešenja Data centara se najčešće klasifikuju u rangove od 1 do 4 tzv. „Tier“ kategorije. Ovo rangiranje nije 100% precizno jer su u njemu date samo smernice ali ne i strogi standardi specifikacije, šta i kako Data centar treba da ima rešeno da bi pripadao nekoj od kategorija. U zavisnosti od kategorizacije dizajn Data centra treba da zadovolji sledeće:

Tier 1 – na ovom nivou Data centar ima samo jednu putanju energetske i rashladne distribucije bez redundantnih izvora i komponentata.

Tier 2 – rešenja u principu dodaju po jednu redundantnu komponentu u svoj dizajn poboljšavajući time raspoloživost.

Tier 3 – Data centri treba da imaju višestruke energetske i rashladne distribucione putanje, pri čemu je samo jedna od njih aktivna u redovnom radu. Ovi sistemi podrazumevaju postojanje redundantnih komponentata pri čemu je obezbeđeno da postoji rezerva čak i kada se redundantne komponente održavaju tzv. N+2 setup.


Tier 4 – Data centri treba da imaju dve (ili više) istovremeno aktivne energetske i rashladne distribucione putanje, sa redundantnim komponentama na svakoj od putanja i trebalo bi da budu tolerantni na ispad bilo koje komponente (ispad ne utiče na kapacitet sistema).

Važno je istaći da u realnom svetu pouzdanost Data centara više zavisi od kvaliteta organizacije koja upravlja njima nego od samog dizajna.

Osnovne infrastrukturne komponente Data centra su: izvori napajanja električnom energijom sa pratećom instalacijom (trafo stanice, AC/DC ispravljači/pretvarači, UPS sistemi za obezbeđivanje neprekidnog napajanja), rashladni sistemi sa distribucionom opremom i građevinska infrastruktura.

Način napajanja električnom energijom moderni Data centri su preuzeli od mainframe sistema iz šezdesetih godina. Međutim kako su današnji zahtevi mnogo kompleksniji bilo je neophodno unaprediti i prilagoditi postojeća rešenja. Ono što se mora imati u vidu je da moderni multijezeri serverski mikroprocesori ne troše više od stotinak vati (GPU akceleratori do 300) što je malo, ako uzmemo u obzir prethodnike bazirane na diskretnim tranzistorskim, a posebno na elektronskim cevima.


Sa druge strane ne treba zaboraviti da se današnji Data centri baziraju na desetinama, stotinama pa i hiljadama servera. Stoga je i za najmanji Data centar sa maksimalno desetak serverskih rack ormara potrebno obezbediti preko 50kVA električne energije (za razliku od nekadašnjih top 500 superkompjuteru iz 2014. koji zahtevaju od 3 do 18MW električne energije). Kada se na sve to doda energija potrebna za održavanje rashladnih kapaciteta na koju obično odlazi oko 1/3 angažovane snage serverskih/storage komponenata, kao i potrebe za energijom mrežne i servisne infrastrukture jasno je da se zahtevi za energijom samo umnožavaju. Kod mobilnih kontejnerskih Data centar rešenja sami kontejneri za smeštanje se smatraju komponentom rashladnog sistema, dok se kod stacionarnih objekata govori o građevinskim rešenjima objekta. Kako veličina današnjih Data centara varira u veoma širokom rasponu procenjuje se da 2/3 spada u kategoriju *manjih* i *srednjih* po veličini (500 do 1000 m²), njihova kritična potrošnja ne prelazi 1-2MW. *Veći* Data centri obično hostuju servere više različitih korisnika (sa površinom od 5 do 10.000 m²) i moraju biti sposobni da izdrže kritično opterećenje od 10-20MW, dok tek nekolicina *velikih* Data centara na globalnom nivou prelazi potrošnju od 30MW.



Ilustracija 42. Električni i rashladni sistemi u okviru Data centra

Da bi se obezbedila potrebna električna energija u zavisnosti od Tier kategorije, do objekta se dovodi jedan ili više visokonaponskih dalekovoda sa odvojenih elektrodistribucionih grana kako bi se obezbedila redundansa. U spoljašnjoj transformatorskoj stanici objekta napon se spušta na red veličine 10-30kV koji zatim ulazi u objekat do glavne razvodne podstanice (na ilustraciji 42. označena kao „Electrical primary switchgear“) gde se transformiše na radni napon od 400 do 600V nakon čega se električna energija direktno pušta u UPS sistem. Na ilustraciji 42. može se videti primer interne energetske instalacije jednog 2MW data centra [108].

U današnjim Data centrima možemo naći ili *klasične*, potpuno opremljene *rack-mount* (ređe tower) ili *blade* servere. Ovi potonji su ogoljena verzija klasičnih servera, optimizacijom svedeni na minimalizovanu formu, usled zahteva za smanjenjem fizičkog prostora i potrošnjom energije. Dok standardni server može funkcionisati samo sa napojnim kablom i jednim mrežnim priključkom, blade server ne može jer je sa njega uklonjeno mnoštvo rudimentarnih pomoćnih komponenata (zbog uštede prostora, smanjenja potrošnje energije) pri čemu su zadržane sve ključne komponente da bi se mogao smatrati kompjuterom. Da bi blade serveri ne veći od 2U jedinice mogli funkcionisati potrebna im je blade šasija koja objedinjuje više blade servera, obezbeđujući im zajedničke servise kao što su električno napajanje, hlađenje, mrežne konekcije, razne međuveze i podrška upravljanju. Zajedno blade šasija i blade serveri formiraju blade sistem.



Ilustracija 43. Izgled 1U rack servera (levo), rack ormara sa pristupnim svičem u sredini, klaster rack ormara povezan na agregacioni „cluster switch“ (desno)

Treba istaći i virtualizaciju koja omogućava kreiranje dinamičnijih struktura u okviru Data centara, kroz lakše alokiranje i po potrebi re-alokaciju potrebnih kompjuting resursa. Time se dolazi do bolje iskorišćenosti postojećih fizičkih resursa, smanjenja potrošnje energenata što stvara uslove za uspostavljanje koncepta ekološkog IT-a.


Virtualizacija servera obezbeđuje veću pouzdanost i dostupnost u slučaju hardverskog otkaza opreme, jer se virtualizovani server mnogo lakše i brže migrira na drugi aktivni hardver. Serverska virtualizacija omogućava sa jedne strane visok stepen iskorišćenja hardverskih resursa, a sa druge strane jedinstveni upravljački interfejs za upravljanje svim virtualnim serverima.

Zahtevi za Storage sistemima zavise od tipa servera. Aplikativni serveri zahtevaju znatno manje storage smeštajnih kapaciteta nego database serveri. U zavisnosti od zahteva vezanih za obim, količine podataka koji se pohranjuju i brzinu pristupa postoji nekoliko storage opcija: Direct Attached Storage (DAS), Network Attached Storage (NAS) ili Storage Area Network (SAN). Aplikacije koje zahtevaju velike količine smeštajnih kapaciteta trebalo bi da budu spojene na SAN korišćenjem Fibre Channel ili iSCSI konekcija. U prošlosti Fibre Channel je pružao bolju pouzdanost i performanse, ali je zahtevao posebno obučene SAN administratore. Novi dinamički Data centri koji su se masovno oslanjali na serversku virtualizaciju zahtevali su uvođenje novog standarda, što je postignuto uvođenjem Fibre Channel over Ethernet (FCoE). Uvođenje FCoE je zahtevalo unapređenje mrežnih LAN switch-eva, zbog prirode novih zahteva standarda kao i Data Center Bridging Ethernet standarda [109].

FCoE nije rutabilan tako da se mogu javiti problemi kada se implementira disaster recovery ili udaljena geografska redundansa koju L2 povezivanje još uvek ne može da ostvari. Sa druge strane iSCSI obezbeđuje podršku za veće brzine i poboljšanu pouzdanost prenosa, čineći ga time privlačnijim. iSCSI nudi povećanu fleksibilnost i veću isplativost rešenja kroz usklađivanje postojećih mrežnih komponentata (NIC, switches, itd.). Sa stanovišta cene Fibre Channel switch-evi su oko 50 % skuplji od Ethernet switch-eva. Sve u svemu možemo reći da su iSCSI rešenja lakša za upravljanje od Fibre Channel s obzirom da većina IT osoblja generalno poznaje upravljanje IP mrežama.

Mrežne komponente koje obezbeđuju povezivanje u Data centru su obično L2/L3 switch-evi i WAN router-i. Kao što je napomenuto usled serverske virtualizacije javila se potreba i za virtualizovanim mrežnim resursima. Stoga se i dizajn povezivanja u okvirima Data centara sve više kreće ka mrežnoj virtualizaciji. Sa stanovišta performansi, standardi poput IEEE 802.3ba obezbeđuju podršku za rad Ethernet mrežne opreme visokih performansi od 40 do 100Gbit/s dok su kod HPC primene u velikoj meri zastupljena mrežna rešenja, bazirana na InfiniBand tehnologijama sa brzinama od 40Gbit/s za QDR i 55Gbit/s za FDR na četiri puta agregiranim linkovima (u budućnosti sa 12x do 300Gbit/s).

Ilustracija 44. predstavlja koncept UCS (*Unified Computing System*) sistema kompanije Cisco, kao sveobuhvatno mrežno infrastrukturno rešenje za primenu u Data centrima.




Ilustracija 44. Cisco UCS primena za Data centre i HPC

1.4.2 Tehnologije storage sistema

Od početka računarstva postojala su dva oblika smeštanja informacija sa stanovišta brzine pristupa kapaciteta i trajnosti. Prvi oblik je bila lokalna radna memorija sa velikom brzinom pristupa, malim kapacitetom i ograničenom trajnošću za vreme dok je sistem u funkciji (možda najbolji primer su DRAM memorijska kola). Sa druge strane su bili sistemi za masovno skladištenje podataka koji su tokom vremena evoluirali preko sistema diskova i traka do današnjih mrežnih storage sistema. Veličina i pouzdanost radne memorije je tokom vremena rasla, ali nikada dovoljno da isključi upotrebu masovnih skladišta podataka. Sa druge strane mrežnim storage sistemima ogromnih kapaciteta sistemi danas pristupaju sa izuzetno malim kašnjenjem preko brzih mrežnih konekcija. Ali jaz između ova dva oblika je bio i ostao ogroman.

Od osamdesetih godina kompanije su pokušavale da premoste ovaj jaz rešenjima koja su koristila statičke RAM, a potom i samonapajane dinamičke RAM čipove većeg kapaciteta, grupisane na memorijske kartice. Kao što je bio SemiDisk-ov RAM SSD iz 1982. godine pa sve do 1987. godine kada je kompanija EMC za tržište mini kompjutera predstavila svoj „SSD storage“. Reklamirajući ga kao rešenje 20x brže od tada dostupnih hard diskova.



1989. godine kompanija Toshiba je razvila prvu NAND flash memoriju [110]. 1994. godine za SUN Sparc sisteme biće dostupna dva komercijalna SSD storage rešenja. Razvoj SSD tehnologije tesno je pratio popularnost USB NAND flash memorijskih kartica, a od 2003. godine na tržištu će biti dostupni prvi terabajtni SSD-ovi.

Ilustracija 45. Prvi Toshiba NAND Flash memorijski čip

Između 2005. i 2007. godine u razvoj SSD rešenja su se uključili i vodeći proizvođači poput Samsunga, Intela i dr. Od 2007. godine na tržištu su postali dostupni prvi PATA i SATA 1.8 i 2.5 inčni SSD diskovi, koji su brzo pronašli svoje mesto u prenosnim računarima poput Asus eeePC i Apple Air. Od 2008. godine do danas SSD diskove nalazimo od tablet računara do velikih storage sistema.

Po pitanju arhitekture postoje dva tipa NAND memorijskih čipova: SLC (single layer cell) kola, koje odlikuje manji kapacitet, duži životni vek ćelije sa garantovanih 100.000 upisa (po tvrdnjama proizvođača) i MLC (multi level cell) znatno većeg kapaciteta ali kraćim životnim vekom ćelije od oko 10.000 upisa.

Na ilustraciji 46. vidi se odnos performansi koje na PC-u postiže klasičan 1TB 3,5“HDD, 250GB SSD i logički RAM disk (kreiran i emuliran u raspoloživoj RAM memoriji). PC sistem korišćen za testiranje GPGPU je posedovao 8GB DDR3 -1600MHz RAM-a, 1TB HDD 3,5“ 7200rpm sa 32MB keša, SSD Samsung SSD 840 Pro, matičnu ploču za SATA 3.0 kontrolerom (GIGABYTE GA-970A-UD3) softver korišćen za kreiranje RAM diska je

ImDisk. Na različitim testovima (na ilustraciji je prikazan samo CrystalDiskMark 3.0.3) SSD je u operacijama čitanja bio 5-10 puta brži od HDD-a, dok je sa druge strane između 10-20 puta bio sporiji od RAM memorije. Prosečna vrednost latencije (kašnjenje) pri čitanju kod HDD-a je bila 13,78ms, SSD-a tek 0,14ms (max 1.1ms), a RAM disk je sa 0,00ms imao vrednost manju od donje granice merenja tj. od 0.01ms. Ovo ne treba da čudi s obzirom da je prosečno vreme latencije pristupa DDR3 RAM memoriji na testnom sistemu oko 65ns. Ako uporedimo odnose veličina brzina pristupa, možemo reći da je između SSD-a i HDD ostvareno povećanje brzine pristupa od jednog do dva Log10 reda veličine, dok je sa druge strane RAM (Disk) za više od 3 do 4 reda veličine brži od SSD-a. Nameće se zaključak da je SSD kompromisno rešenje koje smanjuje jaz između dva koncepta radne i masovne memorije.

Test	Read [MB/s]	Write [MB/s]
Seq	126.6	122.8
512K	34.84	42.78
4K	0.388	0.721
4K QD32	0.676	0.695

Test	Read [MB/s]	Write [MB/s]
Seq	450.5	431.0
512K	410.9	284.1
4K	24.20	65.74
4K QD32	168.4	174.3

Test	Read [MB/s]	Write [MB/s]
Seq	3167	3861
512K	3000	3616
4K	473.6	439.2
4K QD32	814.8	709.3

Ilustracija 46. Odnos performansi HDD, SSD i RAM diska

Na osnovu navedenog postaje jasno zašto se na tržištu pojavljuje sve više rešenja namenjenih akceleraciji file sistema ili RDBMS-a za serverske sisteme. Ova rešenja kombinuju velike kapacitete SSD (NAND) čipova, lokalnu radnu memoriju i brzu PCI-E magistralu u formi kartica (NVRAM Drives) namenjenih za akceleraciju RDBMS sistema kao što su ORACLE ili MS SQL Server.


Kompanija OZC nudi „ZD-XL SQL Accelerator 1.5“ kao tesno integrisano hardvesko i softversko rešenje na „plug-and-play“ principu, namenjeno za akceleraciju Microsoft SQL Server aplikacija. Sa druge strane kompanija Oracle nudi čitav spektar „SUN FLASH ACCELERATOR PCI“ kartica sa sličnim funkcionalnostima i namenom.

Kao primer ovog rešenja predstaviceo proizvod kompanije Samsung namenjen akceleraciji serverskih aplikacija. Samsung SM1715 je PCIe kartica bazirana na NVMe (Non-Volatile Memory express) interfejsu sa SSD čipovima proizvedenim u Samsungovoj 3D V-NAND tehnologiji, ukupnog kapaciteta od 3,2TB (Ilustracija 47).

Samsung SM1715 osim povećanja kapaciteta u odnosu na prethodne generacije sličnih kartica koje su koristila 2D planarna NAND (MLC) rešenja, obezbeđuje do 740.000 4K IOPS-a, dok pri čitanju dostiže 3GB/sec. Po proizvođačkim navodima SM1715 kartica postiže do 750,000/130,000 random read/write IOPS-a (ali se ne navodi za koju veličinu bloka, pretpostavlja se da se misli na 4K) pri čemu je propusni opseg za čitanje 3GB/sec, a za upis 2.2GB/sec. Po pitanju izdržljivosti

proizvođač specificira da kartica treba da izdrži 10x na dan punih kapaciteta kartice za pet godina upotrebe u „high-end“ enterprise serverima.

Po pitanju performansi i kapaciteta Samsung SM1715 3D V-NAND NVMe PCIe SSD je u odnosu na druga serverska rešenja PCIe SSD flash kartica negde između. Kartica kompanije HGST „FlashMax II“ sa 4.8TB ima veći kapacitet ali slabije performanse od 269.000/51.000 random read/write IOPS-a. SanDisk-ova „Fusion-io“ ima manji kapacitet od 2.4TB dok „ioDrive 2 Duo“ postiže 700.000 random read IOPS sa blokovima veličine 512-bajta i 3GB/sec pri sekvencijalnom čitanju i upisu.



Ilustracija 47. Samsung SM1715 3D V-NAND NVMe SSD PCIe (levo) i OCZ RevoDrive 3 X2 SSD PCIe kartica

Sa druge strane kompanije Intel, Micron, Seagate, OZC, Oracle i Toshiba 2015. godine su nudile PCIe SSD-ove manjeg kapaciteta i slabijih performansi.

Pomenuti NVMe ili „NVM Express“ (od „Non-volatile memory express“) je specifikacija interfejsa koja omogućava SSD („solid-state drive“) diskovima da efikasno iskoriste brzu PCIe (high-speed Peripheral Component Interconnect Express) magistralu sa mnogo manjim latencijama i boljim performansama, nego što bi to bilo moguće posredstvom postojećih SAS i SATA v3.0 interfejsa.

NVMe funkcioniše na samom host kontoleru kartice, a definiše se skupom komandi i funkcija za PCIe-bazirane SSD uređaje. 2011. godine formirana je od strane više proizvođača radna grupa pod nazivom „Non-Volatile Memory Host Controller Interface Working Group“ sa ciljem razvoja rešenja većih performansi i interoperabilnosti na širokom opsegu različitih kompanijskih i klijentskih sistema. Glavna prednost primene NVMe kod PCIe-baziranih SSD uređaja je smanjenje latencija, povećanje obima Input/Output operacija po sekundi (IOPS) i smanjenje potrošnje energije u odnosu na SAS, SATA ili Fibre Channel - baziranim SSD rešenjima.

2. Metodologija istraživanja

2.1 Metodološki okvir istraživanja

Predmet istraživanja ove doktorske disertacije je mogućnost uspostavljanja modela Big Data sistema sa pripadajućom softversko - hardverskom arhitekturom za podršku senzorskim mrežama i IoT uređajima. Model će počivati na energetske efikasnim, heterogenim, masovno paralelizovanim SoC hardverskim platformama, uz podršku softverske aplikativne arhitekture (poput OpenCL) za unifikovan rad.

Istraživanje će se baviti pitanjima:

- Da li je moguća primena unifikovane softverske aplikativne arhitekture poput OpenCL, CUDA-e i sličnih na raznorodnim, hardverskim, heterogenim, masovno paralelizovanim sistemima ?
- Da li je primenom navedenih softverskih platformi moguće postići porast performansi sistema baza i skladišta podataka, namenjenih za Big Data - IoT primenu ?
- Na koji način se može postići bolja energetska efikasnost sistema uz istovremeno zadržavanje odgovarajućeg nivoa performansi ?
- Na koji način ova rešenja mogu dovesti do energetski efikasnije obrade podataka i bolje analitike u realnom vremenu budućih IoT sistema ?

Osnovna hipoteza: primenom unifikovane softverske arhitekture poput OpenCL i odgovarajućih metoda moguće obezbediti porast performansi velikih sistema baza i skladišta podataka (Big data) Data centara uz istovremeno poboljšanje energetske efikasnosti.

Podhipoteze su:

- H1: Softversku aplikativnu arhitekturu kao što je OpenCL je moguće primeniti za rešavanje uobičajenih računarskih obrada uz dobitak na performansama.
- H2: Moguće je unifikovati operacije na hardverskim i softverskim heterogenim, masovno paralelizovanim sistemima, primenom standardizovane aplikativne arhitekture.
- H3: Primenom odgovarajućih metoda moguće je postići ubrzanje nekih standardnih operacija u okviru RDMS-OLTP i multidimenzionalnim MOLAP bazama podataka.
- H4: Moguće je modelovati IoT okruženje sa razgranatom senzorskom mrežom na postojećim razvojnim sistemima (Development board i Single-Board Computers) sposobno da u realnom vremenu obezbedi velike skupove SQL strukturiranih i nestruktuiranih NoSQL podataka.
- H5: Uz podršku GP-GPU, ASIC (FPGA VHDL) i softversku aplikativnu arhitekturu (kao što je OpenCL) moguća je primena energetski efikasnih računarskih sistema

zasnovanih na ARM CPU arhitekturi (Single-Board Computers), za potrebe pred procesiranja, obrade podataka i distribuiranog kompjutinga uz tolerantne gubitke performansi u odnosu na klasičnu x86 serversku arhitekturu.

- H6: Moguće je primenom hardverskih (GP-GPU, ASIC, NVMe SSD) i softverskih aplikativnih rešenja obezbediti značajan porast performansi računarskih sistema uopšte.
- H7: Softverska aplikativna arhitektura poput OpenCL, CUDA može imati širu primenu i u velikim sistemima baza i skladišta podataka, a sa ciljem postizanja boljih performansi analitičkih obrada i Data mining-a.

2.1.1 Metode istraživanja

U uvodnom poglavlju je kroz istorijski pregled razvoja relevantnih tehnologija i istraživanja predložena deskriptivna metoda teorijske analize. U praktičnom delu disertacije metodom modelovanja će se uspostaviti odgovarajuće eksperimentalno okruženje na kome će biti izvršeno testiranje hipoteza i podhipoteza. Navedeno testno okruženje će biti model Big Data sistema zasnovan na platformi heterogenih, masovno paralelizovanih SoC sistema, dok će IoT i senzorsku mrežu obezbeđivati mikrokontrolerski razvojni sistemi. Cilj je što bolje i vernije predstaviti uslove rada Big Data rešenja sa senzorskim mrežama i IoT sistemima. Eksperimentalnim delom rada će se definisati sistem, parametri njegovog vrednovanja, metode i instrumenti eksperimentalnog istraživanja (kreiranje prototipa) kao i kriterijumi vrednovanja usvojenog znanja.

U praktičnom delu razvoja testnog sistema biće primenjene: metoda projektovanja, metoda testiranja, eksperiment, komparativna metoda, metoda deskripcije (casestudy), statistička metoda i metoda dokazivanja.

Metod izbora uzorka je odabran sa ciljem da njegovi parametri (brzina prijema podataka, veličina i obim) što vernije predstave izazove koje će pred Big Data sisteme baza i skladišta podataka postaviti budući zahtevni IoT sistemi. Polazna osnova za kreiranje skupova podataka koji će poslužiti kao uzorak su: skupovi struktuiranih podataka standardnih relacionih baza podataka, nestruktuirani skupovi podataka u obliku sistemskih logova i skupovi podataka prikupljeni putem senzorskih mreža i IoT uređaja.

2.1.2 Očekivani rezultati i naučni doprinos doktorske disertacije

Osnovni naučni doprinos disertacije je formulisanje modela funkcionisanja metoda i postupaka ubrzanja operacija u Big Data sistema u korelaciji sa IoT tehnologijama i senzorskim mrežama. Testiranje i ocena mogućnosti za unapređenje konkretnog uskog grla u vidu velikih skladišta i baza podataka kroz korišćenje softverske aplikativne arhitekture i odgovarajućih metoda, koje će dati dodatni doprinos razvoju i istraživanjima u oblasti informacionih sistema i paralelnog kompjutinga. Sa druge strane primenom IoT tehnologija i modelovanjem istih otvara se polje za istraživanje ovih sistema u znatno širem spektru primena od dosadašnjeg „client-cloud“ (Big data) modela.

Oslobođen uslovljenosti i ograničenja koja donose modeli kompanijskih istraživača, ovaj rad treba da ponudi koncepte i metode koje bi kao opšte i javno naučno dobro svi mogli da koriste. To može dovesti do daljih istraživanja i usvajanja rešenja koja bi bila energetski efikasnija uz istovremeno očuvanje ili poboljšanje performansi.

2.2 Veza sa dosadašnjim istraživanjima

Tokom izrade magistarske teze vezane za analizu i dizajn računarske i mrežne infrastrukture Data centara namenjenih za HPC i Cloud Computing sisteme, autor ove disertacije se upoznao sa aktuelnim problemima Big Data sistema u domenu obrade sve veće količine nestruktuiranih podataka koji se skladište. U navedenoj tezi prepoznate su ključne tehnologije od kojih se očekuje da obezbede potrebni porast performansi i kapacitete obrade, kako bi se zadovoljio porast obima i potreba za obrađenim informacijama. Sa druge strane hardverske i mrežne tehnologije same po sebi predstavljaju samo potencijal, koji treba adekvatno iskoristiti od strane odgovarajućeg aplikativnog sloja, primenom što optimalnijih metoda, kako bi navedene tehnologije mogle dati svoj pun doprinos.

Razvoj odgovorajućih metoda koje treba da obezbede primenu i podršku heterogenim, masovno paralelizovanim sistemima u radu sa velikim sistemima baza i skladišta podataka su još uvek i pored velikog interesovanja stručne javnosti nedovoljno istraženo polje, što ukazuje na potrebu za daljim istraživanjima u ovoj oblasti informacionih tehnologija.

2.3 Pregled stanja u području istraživanja

U okviru doktorske disertacije istraživaće se mogućnosti primene masovno paralelizovanih sistema poput: generalno programabilnih grafičkih procesora (GP-GPU), FPGA (Field Programmable Gate Arrays), logičkih kola ili drugih ASIC (aplikaciono specifična integralna kola) rešenja koja uveliko imaju praktičnu primenu u domenu ubrzavanja matematičkih i drugih operacija za rad sa velikim blokovima podataka, pre svega kod HPC i superkompjuterskih rešenja. Sa druge strane javlja se opravdana potreba da se istraži mogućnost primene istih tehnologija u velikim sistemima baza i skladišta podataka.

Od heterogenih, masovno paralelizovanih sistema se očekuje da ubrzaju operacije nad standardnim struktuiranim RDMS-OLTP, multidimenzionalnim MOLAP i nestruktuiranim NoSQL podacima.

U knjizi „Harness the Power of Big Data“ grupa istraživača kompanije IBM navodi primer IBM kompanijskih rešenja koja koriste FPGA-CPU arhitekturu kao pomoć za obezbeđivanje ubrzavanja pripreme podataka za analitiku. Ovo rešenje je nastalo na osnovu istraživanja primenljivosti rešenja preuzetih sa superkompjuterskih i HPC sistema.

Kao ilustraciju istraživanja i radova koji se vrše na polju primene masovno paralelizovanih generalno programabilnih grafičkih procesora u oblasti baza podataka i Big Data sistema mogu se izdvojiti sledeće reference:

Grupa autora u radu „*Enabling Massively Parallel Incident Response Through GPU Log Processing*“ tvrdi da: „... masovno paralelizovan pattern matching algoritam zasnovan na *Knuth-Morris-Pratt* algoritmu može postići za 29 puta veću brzinu

obrade u odnosu na CPU primenu. Na osnovu dobijenih rezultata jasno je da obradni kapaciteti kupovnog (*off-the-shelf*) hardvera predstavlja veliki potencijal, ne samo za povećanje brzine obrade na jednom (*stand-alone*) serveru već i na GPU zasnovanim Cloud implementacijama“ [111].

Xin, M., Li, H. u radu „*An Implementation of GPU Accelerated MapReduce: Using Hadoop with OpenCL for Data and Compute-Intensive Jobs*“ tvrde: „MapReduce je efikasan distribuiran računarski model za obradu podataka velikih razmera. Međutim, učinak jednog čvora postepeno počinje da biva usko grlo u intenzivnim računarskim poslovima. Ovaj rad predstavlja pristup poboljšanju MapReduce uz primenu GPU ubrzanja, koji se realizuje na Hadoop-u uz primenu OpenCL-a. Predloženo rešenje se razlikuje od ostalih implementacija jer cilja na primenu opšte i jeftine hardverske platforme, a pri tom je besprekorno integrisana sa Apache Hadoop sistemom kao najrasprostranjenijim MapReduce framework-om. Kao heterogena multi-mashine i više jezgarna arhitektura ima za cilj da nađe primenu u oba segmenta Data i compute intenzivnim aplikacijama. Poboljšanje performansi od skoro 2 puta je potvrđeno bez primene dalje optimizacije.“ [112].


Poredeći energetska efikasnost i performanse GP-GPU i višejezgarnog serverskog Intel CPU-a Tim Child navodi primer porasta FPU performansi za oko 12 do 27 puta u korist GPU-a uz 3 puta veću potrošnju električne energije. Autor u delu prezentacije „OpenCL as a PostgreSQL Procedural Language“ predstavlja limite klasične filozofije masovno multijejzernih CPU rešenja za ubrzanje paralelizovane obrade tzv. Amdahl-ov zakon (Amdahl's Law) postavlja asimtotsku granicu ubrzanja koda na 20 puta za slučaj da se izvršava kod koji je oko 95% paralelizovan. Sa primenom sistema od 2048 jezgara približava se toj granici, nakon čega dodavanjem većeg broja jezgara/procesora prestaje porast performansi (ne donosi ubrzanje). Uzimajući u obzir sve navedeno postaje jasno da jedna GP-GPU pruža pet do deset puta bolje performanse po 1W angažovane snage uz optimalan odnos paralelizma koji je na granici broja korisno upotrebljenih jezgara [113].

Na osnovu prikazanih ali i drugih objavljenih radova, publikacija i istraživanja [114], [115], [116], [117] možemo reći da iako se naučna javnost bavila ovom oblašću, ona još uvek nije dovoljno istražena. Najveći problem predstavlja zatvorenost i tajnovitost kompanijskih rešenja o kojima možemo saznati tek nešto više iz patentnih prijava [118] [119] [120].

Stoga je svaki naučni doprinos, a pre svega celovito analitičko sagledavanje i modelovanje od izuzetnog značaja za naučnu zajednicu.

3. Predstavljanje usvojenog modela sistema - koncept i arhitektura

Usvojeni model sistema treba da omogućiti primenu dve metode pred obrade brzih senzorskih informacija za potrebe Big Data sistema. Ove metode se mogu predstaviti kao dva scenarija primene klasičnog višezgarnog CPU i HMP (OpenCL) GP-GPU predprocesiranja.



Ilustracija 48. Konceptualni model arhitekture sistema „Big Data – IoT senzorske mreže“ razvijenog za potrebe istraživanja

Uvođenjem koncepta pred obrade postojeći široko rasprostranjeni centralizovani dvoslojni Cloud - Client/IoT device se prevodi u decentralizovanu troslojnu sistemsku arhitekturu gde se neposrednije, uz klijentsku stranu pozicionira pred obradni resurs u obliku energetske efikasnog SoC sistema. Shodno tome sve radnje vezane za pred procesiranje, sažimanje obima tj. kompresiju podataka u prenosu predstavljaju postupke ubrzanja operacija.


Kao što je prikazano na ilustraciji 48. cilj ovog istraživanja je da kroz uspostavljanje arhitekture sistema zasnovanog na energetske efikasnim SoC računarima i mikrokontrolerima pokušamo da uspostavimo rešenje koje bi moglo da parira velikim i skupim serverskim sistemima. Ideja o ovakvom arhitekturnom rešenju potekla je usled mnoštva radova na temu uspostavljanja „small nodes“ klasterizovanih SoC sistema za potrebe ubrzanja računarske obrade kod Bitcoin rudarenja [121], [122], [123] i naučnih istraživanja energetske efikasnosti Raspberry Pi klastera za superkompjutersku primenu [124], [125], [126], [127].

Eksplozivan rast senzorskih sistema koji su svoju primenu pronašli u vozilima i transportnim sistemima (od kojih se očekuje da prate i bez gubitka beleže desetine i stotine hiljada sukcesivnih uzoraka različitih veličina) doveo je do dodatnog razvoja mikrokontrolerskih platformi. Razvoj IoT koncepta jasno vodi ka porastu primene ovih rešenja, što predstavlja izazov za sisteme koji treba da prikupe, obrade i uskladište ove podatke. Klasični serverski sistemi usled svoje robusnosti i energetske zahteva u budućnosti mogu predstavljati usko grlo razvoja ove oblasti i potencijalni izvor problema.

Na ilustraciji 48. predstavljen je konceptualni model arhitekture sistema koji treba iz mnoštva senzora (IoT senzorske mreže) posredstvom embedded mikrokontrolerskih razvojnih platformi da obezbedi prikupljanje podataka, koje bi SoC sistemi (Raspberry Pi 3 i ODROID-XU4) predprocesiranjem sveli na manji obim i smestili u Big Data klaster, sačinjen od energetske efikasni SoC računara (u našem slučaju 4 x Raspberry Pi 2). Nakon toga bi se vršila obrada i analiziranje.


Ova pred obrada dobija na značaju ako se uzme u obzir da bi sistem obezbeđivao više stotina hiljada senzorskih očitavanja u sekundi koja bi trebalo pojedinačno, bez gubitka beležiti kao transakcije sa pratećim vrednostima (vreme, mesto, kanal i identifikacija senzora). S obzirom da veliki proizvođači Big Data sistema poput Hadoop, MongoDB i Cassandre na velikim serverskim nodovima postižu tek par desetina (maksimalno 100.000 transakcija u sekundi) postaje jasno da bi direktno beleženje ovakvih veličina iz više izvora u visoko performansnim Big Data serverskim rešenjima bilo problematično.

Na ilustraciji 49. može se videti izgled komunikacione i mrežne povezanosti elemenata usvojenog modela, gde se iz oblaka senzora putem analogno digitalnih konvertera (diskretnih ili integrisanih u okviru mikrokontrolerskih platformi) prikupljaju podaci, koji se zatim putem UART/SPI ili USB 2.0 konekcije šalju na pred obradne SoC računare. Treba imati na umu da bi mikrokontroleri ovim vezama mogli slati sukcesivan niz vrednosti očitavanja, brzinama od nekoliko pa do desetina miliona uzoraka u sekundi, pri čemu je svaki uzorak 8-bitna ili 16-bitna reč.



Ilustracija 49. Shema mrežne i komunikacione povezanosti elemenata konceptualnog modela „Big Data – IoT senzorske mreže“ sistema razvijenog za potrebe istraživanja

SoC računari (Raspberry Pi 3 i ODRROID – XU4) sa mnogo većim procesorskim obradnim kapacitetima i flash storage sistemima malih latencija, po modelu čine mnogo bolji izbor za predprocesnu obradu od mikrokontrolera. Svaka očitana vrednost koja stiže u njih umesto da se šalje na Big Data sistem kao zasebna transakcija, može biti prevedena u log fajlove ili predanalizom svedena na manje skupove bitnih i kritičnih vrednosti, koje bi se zatim posredstvom LAN Ethernet mreže slale u Big Data klaster na skladištenje i obradu za potrebe analitike u realnom vremenu.



Ilustracija 50. Shema toka informacija od fizičkih, električnih veličina do digitalnih vrednosti smeštenih u skladišta Big Data sistema prema konceptu modela „Big Data – IoT senzorske mreže“

Na ilustraciji 50. predstavljena je shema toka informacija od njihovih fizičkih veličina u prirodi prevedenih putem senzora u električne veličine. One bivaju prenete analogno električnim komunikacionim kanalom u diskretne analogno digitalne konvertere, nakon čega postaju digitalne vrednosti koje preuzimaju mikrokontroleri (direktnom serijskom ili paralelnom vezom velikih brzina) obrađuju u realnom vremenu i prenose putem nekog od sinhronih, ili u slučaju većih brzina asinhronih komunikacionih kanala ka SoC računarima na kojima se vrši već pomenuta predprocesna obrada.

Nakon mikrokontrolera obrada gubi epitet rada u realnom vremenu ali vrednosti zadržavaju informacije o senzoru, vrednosti i vremenu merenja, kako bi SoC računari mogli sukcesivno rekonstruisati sinhroni sled očitanih vrednosti (koji bi se mogao izgubiti u slučaju asinhronog

prenosa). U ovom delu procesa bitna je brzina prijema podataka sa veoma malim latencijama, što je moguće ostvariti putem direktne paralelne i serijske veze preko GPIO portova i primenom I²C, SIP i drugih protokola.

Nakon pred obrade, izvršene pripreme i sažimanja obima podataka SoC računari putem standardne Ethernet računarske mreže vrše asinhronu paketnu komunikaciju i prosleđuju podatke u formi dokumenta ili NoSQL struktura u Big Data sisteme, gde se dalje smeštaju i obrađuju. Na ovaj način se izbegava usko grlo koje bi se moglo javiti kada bi se na primer 10 senzora koji očitavaju 1 milion uzoraka od 12-bita (reč širine 16-bita) direktno ili putem paketne mreže povezalo na Big Data sistem. Mreža ne bi bila u stanju da procesira i prenese podatke bez gubitka vitalnih informacija o vremenu i sledu očitavanja. Još jedna od realnosti bi bila latencija paketa, eventualno gubljenje u prenosu i zagušenje sistema.

Sa druge strane Big Data sistem bi po prijemu bio zatrpan potrebom da indeksira 10 miliona očitavanja kao transakcije, što bi usled nemogućnosti obrade u realnom vremenu značilo da će podaci biti samo uskladišteni kao logovi pristiglih mrežnih paketa.

Radi boljeg razumevanja treba napomenuti da distribuirani tj. Big Data sistem ne klasterizuje čvorove (node) u klasičnom smislu (sa load balancing- om i sl.) kao i da se ne vrši agregacija mrežnih konekcija po IEC/IEEE 802.3ad standardu, već se svaki od nodo-ova ponaša kao samostalna nezavisna instanca.

Modelom predložene pred obrade bi se obezbedila mogućnost ubrzanja rada i operacija sa ovim tipovima podataka, kako na velikim i brzim serverima, tako i na skromnim, energetsko efikasnim SoC baziranim „small data“ nodovima Big Data sistema.

4. Elementi modeliranog sistema


4.1 Analogno digitalni konverteri

S obzirom da je primaran cilj u usvojenom modelu sistema zadovoljenje kriterijuma velike brzine priliva podataka, u istraživanju će biti primenjeni elektronski sklopovi sa diskretnim industrijskim mikrokontrolerima, čija brzina sukcesivnog uzimanja uzorka nije manja od 200.000SPS (semples per second). Diskretna ADC kola rade brže konverzije od mikrokontrolera, pri tom se nalaze na samim senzorskim sklopovima i primenjuju u industriji blizu fizičkih veličina koje se mere. U istraživanju će biti primenjeni industrijski konverteri kompanija Analog Devices, Texas Instruments i Microchip.


Primenom industrijskih konvertera poput AD7821 i AD7822 sa brzinom uzimanja uzorka od 1 i 2MSPS u 8-bitnoj rezoluciji dobijamo tok podataka brzine ne manje od 2MB/s (>20Mbps), pri čemu navedena kola koriste paralelni interfejs tj. daju izlaz na 8 pinova, praćen signalom da je uzorak merenja spreman, a da je konverter spreman za sledeći ciklus konverzije. Za razliku od mikrokontrolerskih AD konvertera koji svoj teorijski maksimum od 1 – 2MSPS retko dostižu u praksi (jer su programski upravljana i zavise od raspoloživih procesnih resursa mikrokontrolera), diskretna AD IC kola su nezavisna i mogu pružiti rezultate brzinom koja je specificirana u zavisnosti od uslova rada i merenja. Ova kola su sposobna za rad u teškim i nepovoljnim atmosfersko/temperaturnim uslovima s obzirom da se smeštaju u DIP (industrijska plastična) ili zaptivna keramička kućišta. U komercijalnoj primeni temperaturni raspon im se kreće od -40 do $+85^{\circ}\text{C}$ dok u vojnoj i industrijskoj primeni od -55 do $+125^{\circ}\text{C}$.

AD7821 je 20 pinsko IC DIP kolo sa vremenom konverzije od 660ns i opsegom vrednosti napona od $0 - 5\text{V}$ ili $\pm 2,5\text{V}$. Pri čemu je nekodirana greška merenja manja od $\pm 1\text{LSB}$ (bita najmanje važnosti), a garantovana je 8-bitna rezolucija bez gubitka koda. Vreme odlaganja/započinjanja između dve konverzije je 350ns. Interni 2 stepeni 4-bitni 4MSPS ADC dizajn obezbeđuje već nakon t_p ($< 350\text{ns}$ vremena setup-u) plus t_r ($< 250\text{ns}$) prva 4 MS bita.

AD7822 je takođe jednokanalni 8-bitni ADC u 20 pinskom IC DIP kućištu, sa paralelnim 8-bitnim izlazom. Pomoću 8-bitnog half - flash ADC bloka u stanju je da konvertuje brže od 420ns tj. $> 2\text{MSPS}$ sa mogućnošću izbora radnog područja od 3V ili 5V i greškom merenja manjom od $\pm 0,75\text{LBS}$. Na ilustraciji 51. prikazana je slika IC kola AD7821 pripremljenog za montiranje na Arduino proto-shield za primenu na MCU razvojnim pločama (board).




Ilustracija 51. IC kolo AD7821 pripremljeno za montiranje na Arduino proto-shield (board)



Ilustracija 52. Kolo AD konvertera AD7821 u režimu rada od 1MSPS (sa bus transiverom)

Na ilustraciji 52. data je shema električnog kola na bazi AD7821 koje vrši AD konverziju ulaznih, analognih električnih vrednosti (sa foto detektora) brzinom koju diktira spoljni takt od 1MHz, a što daje 1MSPS. Izlaz ADC je vezan za neinvertujuće „bus transiver“ kolo 74AC245 koje je zaduženo da obezbedi jednosmernu asinhronu komunikaciju, tako što će čuvati poslednje stanje ulaznih portova „A“ za slučaj da MCU ili SoC usled kašnjenja ne stignu da pakupe rezultat konverzije nakon prijema signala da je on raspoloživ. Na ovaj način se postiže da AD kolo ne propušta taktove i obezbeđuje (fabrički) garantovanu maksimalnu brzinu konverzije. Sa druge strane prethodno očitana vrednost je na raspolaganju mikrokontrolerima ili SoC računarima celu mikrosekundu tj. dok je ne zameni novo očitana vrednost u sledećem ciklusu. Na ilustraciji 53. može se videti navedeni sistem razvijen na protoboard pločama povezan na ChipKIT Pi - PIC32MX mikrokontroler.




Ilustracija 53. Izgled 1MSPS AD kola u funkciji, povezanog na PIC32MX mikrokontrolerski razvojni sistem ChipKIT Pi.

Sa druge strane primena višekanalnih ADC – IC kola, poput **ADS7841** (4 kanalni 200/500 KHz gde se uvodi minimalno vreme između izbora novog kanala i početka akvizicije i konverzije) dodatno usporava proces konverzije. Navedeni ADS7841 je 12-bitni 4 kanalni ADC sa programabilnim izborom rezolucije od 8 -12 bita, što mu obezbeđuje minimum 200

tj. 500 KSPS za radne napone od 2,7- 5V. Kod ovog kola spoljni takt određuje brzinu konverzije po jednačini:

$$F_{\text{clk}} = 16 \times F_{\text{sample}(\text{min})} \quad (1.5)$$


Maksimalna dužina trajanja konverzije je 12T, ali se mora uzeti u obzir vreme trajanja akvizicije od 3T i vreme stabilizacije multipleksera, kao i kašnjenje uspostave nivoa akvizicionog otvora (aperture delay) što uvodi dodatno vreme kašnjenja. Glavni limiter je serijski interfejs jer za bržu implementaciju je neophodno da mikrokontroleri i DSP kola koja mu pristupaju obezbede 15 i više taktova po serijskom transferu, što ne predstavlja problem kod FPGA i ASIC kola. Texas Instruments u proizvođačkoj specifikaciji navodi primer po kome ovo kolo već posle 900ns može da završi akviziciju podataka, a nakon maksimalno 70ns da *da* signal da je spremno za serijsko slanje rezultata. Što znači da bi nakon minimum 50ns moglo da krene predaju paketa od 12 bita. Prema Texas Instruments-u sa povećanjem takta dobilo bi se povećanje performansi 200 - 270 kSPS prenosa van okvira proizvođačkih performansi za 12 bita. Na osnovu toga može se zaključiti da ukoliko bi sistem održavao 2,5Mbita/s serijsku vezu (5MHz) ovaj ADC bi mogao pružiti minimum 333kSPS za 12-bitno semplovanje, što predstavlja efektivan prenos od oko 4 Mbita. Izborom 8-bitnog režima rada ne samo što je vreme konverzije kraće za 4 takta, već se može odvijati i na višem radnom taktu, a vreme uspostavljanja postaje manje kritičan faktor jer je potrebno za samo 8-bitna. Sa druge strane serijski prenos je kraći i moguće je preneti 3 8-bitne konverzije u 2 transfera. Sve ovo uz povećanje takta prema proizvođaču povećava brzinu konverzije za dva puta (max. 500 kSPS).



Ilustracija 54. IC kolo ADS7841 12-bitni 4 kanalni ADC na DIP podnožju

Treća grupa koja će biti primenjena su kola koja koriste serijski SPI protokol za komunikaciju sa mikrokontrolerima, DSP i drugim uređajima. To su ADS7816 (sa 1 12-bitnim ADC kanalom, brzine semplovanja do maksimalno 200MSPS) i MCP3004 (sa 4 kanala i 10-bitnom ADC konverzijom maksimalne brzine 200kSPS).



Osnovne karakteristike **ADS7816** su: maksimalna greška merenja od ± 2 LSB (od $\pm 0,75$ do 2 LSB u zavisnosti od podverzije), 8 pinsko kućište obezbeđuje ulaze za neinvertujući /invertujući ulaz ukoliko se kolo koristi za opseg 0 do +5 ili $\pm 2,5$ V, spoljni takt mu je u rasponu od 10kHz do 3,2MHz pri čemu je jedino ograničenje da minimalno trajanje visokog i niskog signala ne bude kraće od 150ns (uslovljeno usled curenja unutrašnjih kapacitivnosti kondenzatora u samom IC kolu). Konverzija u proseku traje oko 12 taktova, što je plus 2 takta koliko je potrebno za „analog input sample time“, vreme analognog uzorkovanja daje 14T. Princip rada podrazumeva da se nakon postavljanja stanja pina $\overline{CS}/SHDN$ na 0 započinje analogni input sampling koji ne traje duže od naredna 2 takta (HI) nakon čega SPI – Dout predaje, prelazi iz stanja visoke impedanse HI – 2T u 0 bita, nakon čega ADC nastavlja da šalje 12 bitova na svaku silaznu ivicu taktog signala, a Dout se vraća u stanje visoke impedanse do ponovnog okidanja \overline{CS} signala (high na low).



Ilustracija 55. Neka od ADC i DAC IC kola korišćenih u radu na DIP podnožjima

MCP3004 je AD konverter sa serijskim SPI interfejsom koji funkcioniše kao i prethodno navedeni ADS7816, samo što obezbeđuje 4 kanalnu 10-bitnu AD konverziju sa maksimalnom greškom od ± 1 LSB, radnim naponom od 2,7 do 5,5V i propusnim opsegom tj. brzinom

konverzije od 75kSPS za 2,7V do 200kSPS za 5V i maksimalni radni takt od 3,6MHz koji se dobija po obrazcu $F_{clk} = 18 \times F_{sample} = 18 \times 200kSPS$ (KHz). Kompanija Microchip ovo kolo proizvodi samo za industrijsku primenu (temperaturni raspon od -40 do $+85^{\circ}C$).



Ilustracija 56. Shema veze MCP3004 AD konvertera sa Raspberry Pi 2/3 (gore) i veza MCP3004 AD konvertera sa ArduinoNano mikrokontrolerom (dole)

Na shemi u okviru ilustracije 56. dat je izgled veze MCP3004 kola sa GPIO portovima Raspberry Pi 2/3 SoC korišćenjem SPI protokola. Primer koda u C-u i Python-u se nalazi u dodatku 1. Na slici ispod u ilustraciji 56. može se videti izgled rešenja AD kola vezanog za ArduinoNano mikrokontrolersku razvojnu platformu u istoj konfiguraciji.

Sva navedena kola su iz klase FLASH i SAR (successive approximation register). Pre početka istraživanja inicijalno je zamišljena primena AD7401 16-bitnog sigma-delta (Σ - Δ) modulatorskog konvertera sa maksimalnim spoljnim taktom od 20MHz odnosno 20MSPS, ali se od ove ideje odustalo. AD7401 je kolo koje zahteva veoma brz komunikacioni kanal sposoban da serijski prati spoljni takt od 20MHz, što je skoro na granici kapaciteta sistema koji u eksperimentu treba da prati i očitava konvertovane vrednosti. Serijska komunikacija brzinom od 20MHz je izazov, a 16-bitni sigma - delta konverter ima ± 2 (LSB INT.) greške, što ga dovodi na nivo 14bitnog FLASH/SAR sistema. Još jedan od problema je dostupnost samo u SOIC i manjim pakovanjima, što zahteva pripremu SOIC na DIP konverterske pločice, kao i programiranje digitalnog filtera na brzom mikrokontrolerskoj ili FPGA platformi. Sve navedeno je uslovalo da se primeni 8-bitni FLASH 2MSPS ADC sa 16Mbit/s jer daje bolji propusni opseg. Pri tom je garantovana brzina očitavanja svake od paralelnih linija od 2MHz kao i uspešnost sukcesivnog uzimanja uzoraka bez gubitka vrednosti. Još jedan problem vezan za diskretna ADC IC kola je što brža kola često prevazilaze po ceni SoC i mikrokontrolerske razvojne sisteme (primer sličnog 20MSPS kola ADS801U košta 35 funti).

4.2 Mikrokontrolerski razvojni sistemi

Od mikrokontrolerskih razvojnih sistema u istraživanju će biti primenjeni Arduino Due, ArduinoNano, ChipKIT Pi i Embedded Pi.

Arduino Due je proizvod Arduino zajednice [128]. Istorija ovih uređaja je vezana za Univerzitet u Ivrei gde je 2005. godine grupa profesora odlučila da u obrazovne svrhe razvije jednostavan i jeftin računar sa 8-bitnim Atmel AVR procesorom. S obzirom da je hardverska i softverska platforma u potpunosti bila otvorena (open source) Arduino je brzo stekao popularnost i veliku zajednicu korisnika.

Arduino Due je prvi ARM Cortex – M3 mikrokontroler u Arduino porodici. Jezgro sistema čini Atmel SAM3X8E 32-bitni ARM procesor sa radnim taktom na 84MHz, 512KB ugrađene flash memorije, 100KB SRAM memorije i 16KB ROM-a sa ugrađenim bootloader-om sa rutinama za UART, USB i IAP. Posедуje 16 kanalni 12-bitni analogno digitalni konverter, 9 32-bitnih tajmera. Na njemu se po prvi put u Arduino svetu pojavljuje dvokanalni 12-bitni „digital-to-analog“ konverter brzine 1MSPS.

Radni napon mikrokontrolera je 1,6 – 3,6V. Ovo se mora imati u vidu kada se na Arduino Due konektuju periferni elementi i šilдови predviđeni za rad Arduino Uno i ATmega generacije 8-bitnih mikrokontrolera. Sam razvojni sistem poseduje 54 I/O porta, od kojih su 6 za napajanje, 12 su analogni ulazi, a 2 su analogni izlazi. Radna struja mu je 15mA po izlaznom portu, 130mA po svim I/O portovima. Ukupno opterećenje svih strujnih pinova od 3,3V je 800mA, a od 5V je 800mA (maksimalno 1A).




Ilustracija 57. Arduino DUE sa Atmel SAM3X8E 32-bitni ARM Cortex –M3 mikrokontrolerom

Sa Atmel SAM3X8E procesorom na 84MHz postiže 125MIPS-a u Dhrystone benchmark-u 2.1. U tabeli 4. (str. 120.) može se videti brzina kojom Arduino Due iz C programskog koda postavlja stanje GPIO portova.

ArduinoNano je dizajn i proizvod Gravitech-a (do skoro je bio najmanji proizvod Arduino porodice). Baziran je na ATmega 328B mikrokontroleru u SOIC kućištu, radni takt mu je 16MHz, poseduje 32KB flash memorije, 2KB SRAM memorije i EEPROM od 1KB. Ovaj razvojni sistem veličine 45 x 18mm i težine od 5gr je dizajniran da staje na podnožje 30 pinskog DIP čipa (wide DIP 0,600 inča). Pruža 14 digitalnih I/O pinova, od kojih 6 daju PWM izlaz , a 8 su analogno ulazni pinovi.

Radni napon sistema je 5V pri čemu ulazni naponi na pinovima rade u rasponu od 7 – 12V (limit 6 – 20V), sa strujnim opterećenjem od 40mA po pinu. Sistem se napaja preko nekog od pinova ili preko mini-B USB konektora preko koga se ostvaruje USB komunikacija. ATmega 328 mikrokontroler komunicira preko UART kanala sa serijskim čipom zaduženim za komunikaciju sa USB („serial to USB communication“ USB host chip).

Važno je istaći da u poslednje vreme usled spuštanja cene proizvodnje skoro svi ArduinoNano proizvodi (od verzije 3.0) stižu sa dalekog istoka sa ugrađenim ekvivalentom u obliku CH340G čipa. Suočena sa konkurencijom kompanija FTDI Chip (Future Technology Device International) je pribegla nepopularnom rešenju te u svoje Windows integrisane drajvere 2.10 (na koje se klonovi i kopije oslanjaju) ubacila sekvencu koja ih izvodi iz sinhronizacije ukoliko se ne radi o originalnim čipovima, čime se kopija onesposobljava za rad. Takvom kompanijskom odlukom FTDI Chip štiti svoj proizvod, ali nanosi ogromnu štetu drugim proizvođačima i krajnjim korisnicima.




Ilustracija 58. Arduino Nano sa 8-bitnim ATmega 328B MCU

Po svojim dimenzijama ArduinoNano je idealan za montažu na protobordove, takođe se može primeniti u IoT sistemima jer u potpunosti ima iste funkcionalnosti kao i Arduino Uno i Arduino Duemilanove.

ChipKIT Pi je zajednički proizvod kompanija Microchip Technology i Digilent Inc. Namenjen je za rad sa Raspberry Pi SoC računarima.

Cela ChipKIT familija mikrokontrolerskih razvojnih sistema je nastala sa ciljem da se Arduino zajednici pruži 32-bitna mikrokontrolerska alternativa (zamena za 8-bitni ATmega). Kako kod Arduina nije postojalo adekvatno 32-bitno mikrokontrolersko rešenje (sve do Arduino Due i Intel Edison razvojnih sistema) kompanija Microchip je za tu namenu razvila posebnu seriju 32-bitnih PIC32MX mikrokontrolera zasnovanih na MIPS inc. RISC arhitekturi velike procesorske efikasnosti, kompatibilnih sa softverskim rešenjima razvijenim za Arduino Uno platformu [129].



Ilustracija 59. ChipKIT Pi PIC32MX 32-bitni mikrokontrolerski razvojni sistem


ChipKIT Pi je zasnovan na PIC32MX250F128 mikrokontroleru sa radnim taktom od 40/50MHz i radnim naponom od 2,3 – 3,6V. Ovaj mikrokontroler počiva na 32-bitnoj MIPS 4K RISC arhitekturi što mu obezbeđuje da izvršava više od 1,6 instrukcija po 1 radnom taktu, što za radni takt od 50MHz daje oko 83 DMIPS-a (Dhrystone benchmark 2.1). Cela familija MX 32-bitnih mikrokontrolera poseduje audio i grafički interfejs sa ugrađenim USB i analognim naprednim funkcijama [130]. PIC32MX250F128 dolazi u SPDIP 28 pinskom kućištu i nalazi se na podnožju radi lakše zamene. Ovaj mikrokontroler poseduje 128KB flash memorije za programe, plus 3KB posebne memorije namenjene za bootloader, 2 UART porta, USB „on-the-go“ port, 9-to kanalni 10-bitni 1,1MSPS analogno digitalni konverter i 3

analogna komparatora sa 5 tajmera. Serijski UART kanali mogu da komuniciraju do 12MBPS, a SPI može da radi do 25Mbps.

Struja po svakom od I/O pinova ide od 10 – 14 mA, većina pinova je tolerantna na ulazni napon od 5V kako bi mogli da podrže rad sa Arduino šildovima. Za potrebe istraživanja i direktnog korišćenja USB 2.0 porta za programiranje kako sa Raspberry Pi, tako i drugih platformi od kompanije Microchip su poručeni fabrički preprogramirani PIC32MX250F mikrokontroleri sa USB bootloaderom i radnim taktom od 50MHz.

U tabeli 4. (str. 120.) mogu se videti performanse ChipKIT Pi-a koji je brži od Arduina Due.

Embedded Pi je tronamenska mikrokontrolerska razvojna platforma dizajnirana od strane CooCox-a, a proizvedena od strane Embest-a. Kao 32-bitni ARM mikrokontrolerski razvojni sistem namenjena je da obezbedi Raspberry Pi SoC računarima pristup široko rasprostranjenim Arduino šildovima.



Ilustracija 60. Embedded Pi sistem na bazi STM 32-bitnog ARM Cortex M3 mikrokontrolera

Rešenje je kompatibilno kako sa 5 tako i sa 3,3V Arduino šildovima, što se može odabrati setovanjem odgovarajućeg džampera. Ovo rešenje reklamirano kao 32-bitni ARM MCU u svetu Arduina u osnovi treba da poveže tri zajednice bazirane na STMicroelectronics STM32F103RB ARM Cortex-M3 - MCU sa radnim taktom na 72MHz. Zamišljen je da radi u tri režima: kao Raspberry Pi bridge ka Arduino šildovima, kao ST- Adapter koji kontroliše Arduino šildove ka kome Raspberry Pi šalje komande kroz GUI/CLI i kao STM32 „standalone mode“ u kome je Embedded Pi samostalna bazna platforma (nezavisna od Raspberry Pi-a) koja kontroliše i rad sa Arduino šildovima, a kojoj se pristupa sa strane samo radi programiranja iz nekog od ARM razvojnih alata (za Cortex-M-MCU pomoću flash programera i debugger-a CoLinkEx, CoFlash i sl.).

Poseduje 2 12-bitna 1MSPS analogno digitalna konvertera sa 15 kanala (16 – 1 za LQFR64 pakovanje). Preko 51 GPIO pina obezbeđuje 3 USART, 2 SPI (radi na 18Mb/s), CAN i I²C komunikaciona kanala. Radni napon mu je od 2 – 3,6V (AD konverter radi od 0 – 3,6V).

Važno je naglasiti da razvojni alat za Cortex M3 radi samo na Windows platformi i da pun potencijal razvoja programskog koda u IDE CooCox okruženju je moguće postići samo pomoću hardverskog flash programera (debugger-a). Razvoj na Raspberry Pi Linux platformi je nezgrapnan i zahteva rad iz komandne linije, što ograničava ogroman potencijal platforme kada je reč o razvoju ozbiljnijih rešenja.

U našem istraživanju kod navedenih 32-bitnih razvojnih sistema Arduino Due, ChipKIT Pi i Embedded Pi prisutan je CAN bus (Controller Area Network) magistrala ISO 11898 namenjena za M2M mikrokontrolersku komunikaciju.

4.3 SoC računari Raspberry Pi 2, Raspberry Pi 3 i ODROID XU4

U usvojenom modelu sistema primenićemo dve generacije Raspberry Pi računara (Pi 2 i Pi 3) i ODROID - XU4.


Raspberry Pi računar je proizvod dobrotvorne organizacije Raspberry Pi Foundation iz Velike Britanije. Ideja o računaru opšte namene, minijturnih dimenzija i pristupačne cene nastala je 2006. godine kada su Rob Mullins, Eben Upton, Jack Lang i Alan Mycroft sa Univerziteta u Kembridžu postali zabrinuti nivoom predznanja studenata koji su se prijavljivali na računarske nauke. Za razliku od studenata iz osamdesetih i devedesetih godina koji su radom na ZX Spectrum, Commodore 64 i Amiga mikro računarima posedovali solidno predznanje iz oblasti hardvera računarskih sistema i sistemskog programiranja, studenti 21. veka su informatički svet poznavali samo kroz prizmu web aplikacija, PC-a i igračkih konzola.

Sa pojavljivanjem prvih procesora u mobilnim uređajima 2008. godine postalo je izvesno da će projekat računara minijturnih dimenzija zaživeti. Tri godine kasnije na tržištu se pojavio prvi Raspberry Pi. Samo ime je nastalo kao kombinacija alternativnog računara zasnovanog na voću (poput Apple, BlackBerry i Apricot) i potvrde originalnog koncepta jednostavnog računara koji se može programirati pomoću Python-a (skraćeno Pi). To naravno ne znači da je Python jedini programski jezik koji se primenjuje na ovom uređaju, naprotiv na njemu se može primeniti mnogo programskih jezika od programiranja grafičkog bloka visokog nivoa kao što je Scratch, tradicionalnog C-a pa do Basic-a i sirovog Mashine Code Assemblera [131]. Python je dobar izbor za početak učenja programiranja, jer obezbeđuje dobar set alata za kodiranje, pri tom je veoma modularan sa puno dodatnih biblioteka, koje se mogu importovati za brzo proširivanje funkcionalnosti.

Prvi koncept Raspberry Pi sistema je počivao na Atmel Atmega644 mikrokontroleru, ali se od ovog rešenja ubrzo odustalo jer je primena mikrokontrolera bila isuviše hardverski nastrojena, što je otežavalo simulaciju arhitekture PC računara. Alternativa je pronađena u SoC mikroprocesorima namenjenim za Smart telefone i multimedijalne DVB TV BOX uređaje. Primenom Broadcom media procesora (ARM 1176JZF – S) kreiran je prvi Raspberry Pi SoC računar, formata 8,6 x 5,4 x 1,7cm. Iako na prvi pogled deluje kao pločica veličine kreditne kartice Raspberry Pi je snažan računar na kome se može raditi većina stvari kao na PC-u i laptop računaru.

Isticanje niske cene donekle predstavlja proizvođačku varku, jer iako sam računar košta oko 30 eura, za njegov rad su neophodni napajanje, kućište, SD kartica, eksterni hard disk, flash memorija. Ovaj „*build – a – bear*“ računar dok se kompletira premaši svoju početnu cenu tri do četiri puta. Do ovog trenutka Raspberry Pi je stigao do treće generacije, a prema poslednjim procenama širom sveta je prodato preko šest miliona primeraka. Početna ideja o pomoćnom učilu vremenom je evoluirala, tako da danas širom sveta postoje čitave armije od programera početnika do harverskih veterana i entuzijasta koji na principu open source zajednice razmenjuju projekte i ideje namenjene razvoju mobilnih i Nettop rešenja.

Ono što se ističe kao ključna prednost ove SoC platforme u odnosu na klasične PC računare je postojanje GPIO (generalno programabilnih ulazno/izlaznih) portova, preko kojih je moguće iz softverskih aplikacija vršiti direktnu komunikaciju i kontrolu hardverskih komponenata i mikrokontrolera putem serijskog USART, I²C i I²S protokola, kao i putem paralelne veze preko slobodnih GPIO portova.



Ilustracija 61. Raspberry Pi 3

Pre nego što izvršimo direktno poređenje hardverskih karakteristika ova dva sistema, treba istaći da su oba sistema međusobno softverski kompatibilna. Iako se u Raspberry Pi 2 i Pi 3 nalaze različite verzije i generacije ARM CPU arhitekture, Raspberry Pi fondacija isporučuje istu verziju NOOBS i Raspbian Jessie image Linux Debian operativnog sistema (aktuelna verzija 1.9.0 i 4.1 od 18.03.2016.) sa svim pripadajućim softverskih bibliotekama. Time je postignuta potpuna kompatibilnost između Raspberry Pi 3 sa novim 64bitnim ARM Cortex A53 procesorom ARM v8 i Raspberry Pi 2 sa ARM v7 generacijom ARM Cortex A7 32bitnim procesorom. Broadcom BCM2837 SoC CPU u Raspberry Pi 3 pored ARM CPU-a i povećanja frekvencije radnog takta, sadrži gotovo sve iste komponente kao i njegov prethodnik iz druge generacije Broadcom BCM2836 SoC CPU. U tabeli 2. predstavljen je uporedni prikaz druge i treće generacije Raspberry Pi sistema gde se vide unapređenja u domenu mrežnih adaptera i performansi CPU-a.


<i>Sistem</i>	<i>Raspberry Pi 2</i>	<i>Raspberry Pi 3</i>
Datum izlaska	6 februar 2015.	29 februar 2016.
SoC IC	Broadcom BCM2836	Broadcom BCM2837
CPU	900MHz quad-core ARM Cortex-A7, ARM v7 generacija	1.2GHz 64-bit quad-core ARM Cortex-A53, ARM v8 generacija
GPU	Broadcom VideoCore IV on 250 MHz (BCM2837 GPU: 3D on 300 MHz, video part of on 400 MHz)	
Memorija (SDRAM)	1GB LDDR2 400MHz (deljena sa GPU)	1GB LDDR3 900MHz (deljena sa GPU)
USB 2.0 ports	4 (via the on-board 5-port USB hub)	
Video input	15-pin MIPI camera interface (CSI) connector, used with the Raspberry Pi camera or Raspberry Pi NoIR camera	
Video outputs	HDMI (rev 1.3 & 1.4), composite video (3.5 mm jack)	
Audio inputs	As of revision 2 boards via I ² S	
Audio outputs	Analog via 3.5mm phone jack; digital via HDMI and, as of revision 2 boards, I ² S	
Storage	MicroSDHC slot	
On-board network	100Mbit/s 802.3 Ethernet (WiFi using USB adapter)	100Mbit/s 802.3 Ethernet; 802.11n 150Mbit/s WiFi; Bluetooth 4.1
Low-level peripherals	17× GPIO plus the same specific functions, and HAT ID bus	
Power ratings	600 mA	800mA
Power source	5 V via MicroUSB or GPIO header	
Size, Weight	85.60 mm × 56.5 mm, 45g	

Tabela 2. Uporedni prikaz karakteristika druge i treće generacije Raspberry Pi sistema

Pored novog SoC CPU-a još jedna od novina Raspberry Pi 3 je Broadcom BCM43438 čip koji je integrisan na ploči, a koji obezbeđuje podršku za Bluetooth 4.1 HS/Low Energy (LE), 802.11n dual band 2,4 i 5,6GHz WiFi i FM radio prijem [132]. Time se dobijaju 2 slobodna USB porta u odnosu na prethodni model, kao i mogućnost manjeg investiranja u pripremu sistema za podršku bežičnim senzorskim sistemima, koji bi koristili navedene komunikacione standarde.

Sa Raspberry Pi B+ serijom [133] uveden je standardizovani 40 pinski GPIO konektor koji osim izvoda za napajanje (od +3,3V i 5V) na preostala 26+2 porta obezbeđuje I²C, I²S, SPI, UART, EEPROM komunikacione protokole. Ostavljajući 17 nealociranih ulazno/izlaznih portova opšte namene tj. generalno programabilnih od strane korisnika.

Na ilustraciji 62. možemo videti shemu i arhitekturu GPIO portova koja je uvedena sa Raspberry Pi B+ sistemom, a koja je još uvek važeći standard formata koji se primenjuje kod Raspberry Pi 2 i Pi 3 SoC sistema.



Ilustracija 62. Isečak elektronske sheme Raspberry Pi B+ sistema sa akcentom na GPIO konektore i njihovu vezu na CPU (levo), shema individualnog GPIO porta u okviru Broadcom BCM2835 CPU-a.

Na ilustraciji se može videti da su portovi direktno vezani za SoC CPU što im omogućava izuzetno brz pristup [134]. Ono što se mora imati u vidu su ograničenja vezana za radne uslove tj. dozvoljene vrednosti električnih veličina. Visina napona na ulazu bilo kog GPIO porta ne sme biti veća od 3,3V (apsolutni maksimum 3,6V) niti manja od GND nivoa kojim se napaja CPU (bez obzira što svaki od portova ima rudimentarnu pred naponsku zaštitu). Sa druge strane struja po jednom GPIO portu može varirati od 2mA maksimalno do 16mA, pri čemu ukupno opterećenje svih GPIO portova zajedno ne sme preći 50mA. Direktna veza sa CPU-om i njegovom sistemskom magistralom, obezbeđuje veoma male latencije i izuzetno brz rad magistrale. U dokumentaciji vezanoj za Broadcom BCM2835 SoC [135] nalazimo podatak da su standardizovani protokoli UART, SPI i I²C limitirani samo brzinom sistemske magistrale, tako da je moguće SPI_clock=125MHz za radni takt sistemske magistrale CPU-a od 250MHz. Za razliku od navedenih, standardnih protokola, slobodni generalni ulazno/izlazni portovi nisu predefinisani taktom i moguće im je pristupiti iz programskog koda direktno čitajući, postavljajući, prateći ili okidajući događaje njihovim stanjima ili promenama.

Kako se posle navedenog BCM2835 sa novim BCM2836 i BCM2837 SoC CPU nije pojavila javno dostupna dokumentacija vezana za brzinu i parametre ulazno/izlaznih portova pretpostavlja se da sve navedeno važi i za njih. U našem istraživanju usled potrebe za brzim prijemom i obradom informacija sa mikrokontrolera i AD konvertera brzine pristupa (tj. odziva slobodnih GPIO iz programskog koda raznih programskih jezika i različitih programskih biblioteka drajvera) su od velikog značaja. Razlog za ovaj interes leži u činjenici da se Raspberry Pi sve više koristi za direktno ili posredno upravljanje i praćenje rada mikrokontrolera, analogno-digitalnih konvertera i drugih elektronskih sklopova vezanih za primenu u senzorskim sistemima. U teoriji operacija maksimalna brzina kojom procesor može da obradi ove portove je:

$$FGPIO(\max) = \text{Periferial_Clock_Source} / (\text{Clock Divisors} + 1) \quad (1.6)$$

Pri čemu je Clock Divisors tj. DIVI ceo broj usklađen sa primenjenim MASH (Multi-stAge noise SHaping) stepenom reda filtriranja. Proizvođač za BCM2835 preporučuje da se ne setuju vrednosti koje bi premašile frekvenciju od 25MHz iako je maksimalna frekvencija radnog takta GPIO portova oko 125MHz na 1,2V. Ova frekvencija može značajno da opadne u zavisnosti od kapacitivnosti i opterećenja GPIO porta.

Fleksibilnost koju pružaju Raspberry Pi i drugi, slični SoC računari donekle mogu pratiti napredni 32bitni mikrokontrolerski sistemi visokih performansi, ali samo u uskom domenu kontrole procesa i analognih električnih vrednosti. Dok SoC sistemi za više redova veličine prednjače u performansama u oblasti klasične računarske obrade, multimedije i sl.

Ako pođemo od modela po kome od Raspberry Pi 2 ili Pi 3 sistema očekujemo da bude u stanju da sukcesivno, paralelno čita 8bita brzog industrijskog senzorskog AD konvertera AD7821/22 od 1,6-2MSPS ili da postavi 8bita stanja na 5,6MSPS DA-konverteru kao što je AD7528JN, postavlja se pitanje u kom softverskom okruženju i pod kakvim uslovima Raspberry Pi 2 ili Pi 3 to mogu obezbediti?

Koristeći se jednostavnom sekvencom koja u programskom kodu direktno setuje stanje GPIO porta 11 na 1, a zatim ga briše tj. postavlja na 0 uz pomoć Osciloskopa SainSmart DDS140 i frekvencijometra UNI-T UT61E, pratili smo vrednosti takta generisane sekvence, a rezultati merenja su sumarno predstavljeni u tabeli 3.

Ključni deo sekvence koda koji je izvršavan u C-u je:

```
// To set GPIO pin 11 to output
// we must use INP_GPIO before we can use OUT_GPIO
INP_GPIO(11);
OUT_GPIO(11);

while(1) {
    GPIO_SET = 1<<11;
    GPIO_CLR = 1<<11;
}
```

Sličan kod je izvršavan u Python-u:

```
import RPi.GPIO as GPIO
import time

GPIO.setmode(GPIO.BCM)
GPIO.setup(11, GPIO.OUT)
while True:
    GPIO.output(11, True)
    GPIO.output(11, False)
...
```

Programski jezik	Korišćene biblioteke	Raspberry Pi 1 B+	Pi 2	Pi 3
Shell	/proc/mem access	2.8 kHz	6.2 kHz	12.92 kHz
Shell / wiringPi	WiringPi gpio utility	40 Hz	92 Hz	183 Hz
Python	RPi.GPIO	70 kHz	190.23 kHz	322.5 kHz
Python	wiringpi2 bindings	28 kHz	105 kHz	168.9 kHz
C	Native library	22 MHz	42.16 MHz	55.8-57 Mhz
C	BCM2835	5.4 MHz	6.97 MHz	9.3-11 MHz
C	WiringPi normal GPIO wiringPiSetup()	4.1 MHz	9.76 MHz	13.83 MHz


Tabela 3. Uporedni prikaz brzine – frekvencije, kodom generisanog radnog takta GPIO porta iz raznih programskih jezika na Raspberry Pi, Pi 2 i Pi 3 platformama

Uzevši u obzir da je prema rezultatima merenja predstavljenim u tabeli 3. Raspberry Pi 3 generisao brži takt u proseku za 67,5% (između 35,2 i 108,4%) u odnosu na Raspberry Pi 2 i da je u svim testovima pisanim u programskom jeziku C uspeo da obezbedi više od 9MHz pri maksimalnom opterećenju CPU-a od 25% (1x core tread) možemo reći da je Raspberry Pi 3 mnogo bolja i brža platforma u odnosu na svog prethodnika. I pored ubrzanja koje donosi Raspberry Pi 3, programske biblioteke i brzina pristupa GPIO portu iz skriptnih i interpreterskih jezika još uvek ne mogu da zadovolje zahteve ozbiljnije primene. U oba slučaja u Python-u je postignuta brzina promene stanja porta veća od 150kHz što mu može omogućiti uspešno čitanje vrednosti većine komercijalnih 50-100kSPS analogno digitalnih konvertera. Sve navedeno Raspberry Pi 3 omogućuje da pruži bolje performanse u ovom domenu od popularnog Atmel ATmega328 mikrokontrolera sa Arduino razvojne platforme.

Prema našim merenjima u Whitestone testu Raspberry Pi 3 postiže 727,85MIPS-a u odnosu na 497MIPS-a kod Raspberry Pi 2. Takođe prema testovima aritmetike sa pokretnim zarezom Linpack i Livermore Loops Benchmark Raspberry Pi 3 postiže 194MFLOPS (max 422) na prema 150MFLOPS-a (max 247) što zajedno predstavlja vrednosti koje su na korak od PC sveta, a daleko van domašaja mogućnosti mikrokontrolerskih platformi [136].

Za potrebu samog eksperimenta na Raspberry Pi platformama su izvršene određene modifikacije. Kao pasivno hlađenje dodati su aluminijumski hladnjaci jer Raspberry Pi (posebno Pi 3) pod opterećenjem lako dostigne temperaturu od 80°C. Kako su Pi 2 i Pi 3 osetljivi na varijacije napona i pod povećanim opterećenjem njihov naponsko regulacioni blok ne uspeva da obezbedi dovoljan kapacitet (što često dovodi do pada napona ispod granice na kojoj sistem pali znak upozorenja) dodat je (zalemljen) elektrolitski kondenzator kapaciteta 1000µF. Time je sistemu obezbeđen dovoljan kapacitet da pri naglom povećanju opterećenja tj. dinamičkom povećanju radnog takta procesora u sistemu ostane dovoljna količina električne energije. Takođe, na silicijumski čip U16 zbog foto UV preosetljivosti postavljen je


mikro bakarni pasivni hladnjak, čime je BGA IC kolo sa jedne strane zaštićeno od foto električnog pražnjenja koje može da prekine izvor napajanja za Raspberry Pi, a sa druge strane obezbeđeno mu je bolje odvođenje toplote.



Ilustracija 63. Problem pregrevanja (levo) i rešenje sa naknadnom modifikacijom R. Pi 3 sistema dodavanjem pasivnih hladnjaka i elektrolitskog kondenzatora (desno)

ODROID – XU4 je SoC računar južno korejske kompanije Hardkernel. Na tržištu se pojavio u leto 2015. godine kao zamena za modele U3 i XU3. Pre nego što pređemo na predstavljanje samog model, važno je istaći da za razliku od Raspberry Pi računara koje prati velika zajednica korisnika sa mnoštvom razvijenih softverskih aplikacija i programskih biblioteka, ODROID je platforma za iskusnije profesionalce koja omogućava razvoj aplikacija namenjenih za trenutno najpopularniji operativni sistem Android, a podržana je od strane kompanije Samsung kroz implementaciju njihove linije Exynos mikroprocesora.

ODROID – XU4 poseduje Samsungov osmojezgarni Exynos5422 mikroprocesor, izrađen na bazi arhitektura Cortex - A15 i Cortex- A7 u 28nm tehnologiji. Ovaj procesor koristi heterogenu ARM big.LITTLE tehnologiju koja predstavlja kombinaciju, brzih jezgara sa znatnom potrošnjom energije (big) i onih sa malom potrošnjom, ali i slabijim performansama (LITTLE). Upravo zbog tih karakteristika ovaj procesor je prisutan u velikom broju Samsungovih uređaja gde je evidentna potreba za uštedom energije (Galaxy Note3, Galaxy Note Pro, Galaxy Tab), takt od 1,4-2GHz mu obezbeđuje tri do četiri puta veće brzine od Raspberry Pi 2 i preko 2 puta od Pi 3. Na brzinu svakako utiče i memorija od 2GB LPDDR3 RAM u 32bitnoj dual-channel konfiguraciji na 933MHz koja osigurava protok do 14,9GB/s. Za grafiku je zadužen Mali-T628 MP6 sa 6x procesorskih jedinica koje podržavaju OpenGL ES 3.0/2.0/1.1 i OpenCL 1.1 u punom profilu, koji na radnom taktu od 533MHz može generisati do 102,4 GFLOPS (FP32). Mreža je 1Gb IEEE 802.3ab Ethernet port sa RJ45 konektorom. Periferijski I/O ulazi su: 2 x USB 3.0 Host, 1 x USB 2.0 Host, 4pin serijski UART, dva GPIO porta (30pin i 12pin, sa razmakom od 2mm) za I²C, HSI²C(High speed), SPI, UART, 2x12-bitna analogno-digitalni konverter. Display i audio izlaz preko HDMI 1.4a porta. Njegove dimenzije su 82 x 58 x 22 mm.



Ilustracija 64. Odroid - XU4 SoC računar, dole: XU4 sa postavljenim Shifter shield-om

Važno je istaći da je zbog drugačijeg formata i niskog naponskog nivoa od samo 1,8V na kome rade ODROID i njegovi GPIO portovi potrebna nadgradnja u vidu *Shifter shield* dodatka koji dva 30 + 12 ODROID porta prevodi u 40 pinski GPIO Raspberry Pi B+ format sa dvosmernom konverzijom nivoa napona na 3,3V (i 5V).

Kao proizvod namenjen open source zajednici XU4 podržava različite verzije Linux-a uključujući Ubuntu Mate 15.10, dok je Android predstavljen verzijom 4.4.4 KitKat. Takođe podržava Android 5.1.1 Lollipop, Android 6.0.1 Marshmallow, Kali Linux 2.0, Debian Jessie i druge.

Da bismo predstavili poziciju koju ODROID – XU4 po svojim karakteristikama i performansama zauzima u odnosu na Desktop/Laptop PC računare sa jedne i mikrokontrolerske/SoC razvojne sisteme sa druge strane sprovedemo niz testova koji treba da pruže što potpuniju sliku odnosa performansi u različitim oblastima primene. Važno je istaći da se u praktičnim primenama od mikrokontrolera ne očekuje da vrše značajniju matematičku obradu podataka, jer za to postoje DSP i FPGA kola, tako da njih nećemo videti u testovima klasične računarske obrade. Pored toga usled ograničene radne memorije i kapaciteta flash ROM-a oni nisu namenjeni multimediji i Web sadržajima. Njihova primarna uloga je da pouzdano obezbede upravljanje procesima i podrže uzorkovanje analognih električnih veličina u realnom vremenu. Za potrebe navedenog opremljeni su sa velikim brojem direktno programsko upravljivih ulazno/izlaznih portova tzv. GPIO portova. SoC računarski sistemi poseduju slične portove kao mikrokontrolerske razvojne platforme, ali su manje robusni sa užitim i nižim pragom tolerancije na visinu i oscilacije električnih veličina. Sa druge strane PC računari ne poseduju slične hardverske ulazno/izlaze portove, a za obezbeđivanje slične funkcije potrebna je kupovina specijalizovanih procesnih kartica.

U oblastima primene koje zahtevaju performanse procesora, brzinu rada sa web sadržajem, HTML5 i Java-skriptama, primena mikrokontrolera je ili nemoguća ili neprikladna zbog njihovih performansi koje su obično ispod 100MIPS-a. Još jedan limitirajući faktor je mala radna memorija koja im ne dozvoljava luksuz klasičnog PC web browsera sa memorijskim zahtevima od nekoliko desetina ili stotina MB. S obzirom da SoC računari i razvojni sistemi (poput Raspberry Pi i ODROID-a) imaju primenu u oba ova sveta njihova vrednost će rasti.

U domenu direktne primene za kontrolu procesa tj. elektronskih kola i senzora za uzorkovanje električnih veličina, pokušaćemo da predstavimo i uporedimo performanse mikrokontrolerskih razvojnih sistema i SoC računara. Glavni akcenat će biti poređenje performansi koje postižu mikrokontroleri u odnosu na SoC računarske razvojne sisteme, pri programskoj kontroli pojedinačnog ulazno/izlaznog GPIO porta sukcesivnim postavljanjem i brisanjem njegovog stanja. Pored navedenog poredićemo brzinu kojom sistemi mogu da uzorkuju analogne vrednosti električnog napona putem analogno digitalnih konvertera.

Treba istaći da se od mikrokontrolera za razliku od SoC računara očekuje da obezbede „real time response“ na okidačke i prekidne događaje, što ih čini prikladnim za primenu u „real time mission critical“ primenama. Za razliku od njih SoC sistemi su multi jezgarni SMP računari kod kojih se paralelno odvija više procesa.

Kod SoC sistema OS izbegava da pojedinim procesima *da* ekskluzivno pravo nad resursima, jer bi to moglo zaustaviti ili značajno omesti rad svih drugih tredova. Takođe mikrokontroleri imaju mnogo širu oblast tolerancije na ulazno/izlazne vrednosti radnih napona u odnosu na SoC sisteme.

Koristeći istu sekvencu kao i kod testiranja Rasperry Pi-a, koja u programskom kodu direktno setuje stanje GPIO porta 11 na 1, a zatim ga briše tj. postavlja na 0 pomoću Osciloskopa SainSmart DDS140 i frekvencimetra UNI-T UT61E, pratili smo vrednosti takta generisane sekvence, a rezultati merenja su sumarno predstavljeni u tabeli 4. Ključni deo sekvence koda koja je izvršavana u C-u (ili nalik njoj u Python-u) je:

```
...
INP_GPIO(11);
OUT_GPIO(11);
    while(1) {
        GPIO_SET = 1<<11;
        GPIO_CLR = 1<<11;
    }
```

Sa druge strane u *kodu* mikrokontrolerskih razvojnih sistema primenjene su beskonačne While i For(;;) petlje uz korišćenje digitalWrite funkcija. Namerno smo izbegli upotrebu PORT komandi za manipulaciju bitovima pošto kod SoC računara nije korišćen ekvivalent.

```
void setup()
{
    pinMode(10, OUTPUT);
}

void loop() {
    while(true){
        //Brža petlja sa znatno kraćim vremenom inicijalizacije
        //kompajlira se u asm. kod sličan For(;;)
        digitalWrite(10, HIGH);
        digitalWrite(10, LOW
    }
}
```

Platforma		Raspberry Pi 1 B+	Pi 2	Pi 3	Odroid XU4	Arduino DUE	PIC32M X250Fx
Korišćen programski jezik (korišćene biblioteke) za kontrolu GPIO portova	Shell	2,8 kHz	6,2 kHz	12,92 kHz	125Hz	/	/
	Python (RPi.GPIO)	70 kHz	190,23 kHz	322,5 kHz	/	/	/
	Python (wiringpi)	28 kHz	105 kHz	168,9 kHz	206kHz	/	/
	C (Native library) /Asembler	22 MHz	42,16 MHz	55,8 - 57 MHz	22,5MHz hardware-a limit	201,7kHz <45 MHz za sve GPIO portove	398,2kHz <40MHz (>33ns, <25ns)
	C (WiringPi normal GPIO)	4,1 MHz	9,76 MHz	13,83 MHz	710kHz (max 3,9-5,25MHz)	/	/
Analogno – digitalna konverzija	Broj ADC portova i rezolucija	/	/	/	2ch, 12bit	16ch, 12bit	9ch, 10bit
	Brzina konverzije	/	/	/	600kSPS	1MSPS	1.1MSPS
Obradna snaga	Broj instrukcija u DMIPS*	875	2019,41	3039,87	8302.97	125	66-83
Radno područje	Napona (V)	3,3V +/- 5%	3,3V +/- 5%	3.3V +/- 5%	1.8V +/- 3%	2.0-3.6V	2.3-3.6V
	Struja (A)	max 16mA per port max 50mA for all GPIO	max 16mA per port max 50mA for all GPIO	max 16mA per port max 50mA for all GPIO	max 4mA per port	15mA per pin, 130mA max for all I/O pins,	25mA per port, 300mA for all port pins

Tabela 4. Poređenje GPIO performansi vodećih SoC i 32bitnih MCU razvojnih platformi

* Dhrystone Benchmark 2.1 Opt 3 32 Bit, VAX MIPS rating, compiled for ARM v7

Iz tabele 4. vidi se da SoC računarski sistemi mogu donekle da pariraju performansama 32-bitnih industrijskih mikrokontrolera u domenu direktne kontrole ulazno/izlaznih portova. U ovom domenu oni pružaju energetski efikasnu (low-power) alternativu klasičnim PC sistemima, što se može videti iz tabele 5. gde su predstavljene performanse SoC i PC sistema kroz web benchmark testove. Svi testovi su urađeni u Mozilla Firefox V45.0 i Iceweasel v38.7.1 za Raspberry Pi, a *Raspberry Pi 2 je overklokovan. Brzine transfera su merene na klijentima sa “sudo iperf -c” komandom, server je bio PC sa 1GB NIC dok je za merenja na PC-u server bio Odroid – XU4.

Test	Platforma				
	Raspberry Pi 2 *32bit 4x core ARM Cortex A7 - 1GHz*, RAM 1GB DDR2 500MHz, V.Core IV, 32GB uSD UHC1 100Mbit NIC)	Raspberry Pi 3 (64bit 4x core ARM Cortex A53 - 1.2GHz, RAM 1GB LPDDR2 900 MHz, V.Core IV 32GB uSD UHC1, 100Mbit NIC)	Odroid XU4 8x core ARM Cortex A15 1.4-2.0GHz, RAM 2GB LDDR3 933MHz, Mali-T628, 64GB eMMC v5, Gbit NIC	Desktop PC Intel P4 D 3GHz, 4GB DDR2, HDD 500GB 7200rpm, ATI HD6850, Gbit NIC	Laptop PC Intel Core 2 Duo 2.2GHz 8GB DDR3 , HDD 500GB 7200rpm, ATI HD 5650, GbitNIC
SunSpider 0.9.1	1923,6ms +/- 2,2%	1300,9ms +/- 7,9%	726,3ms +/- 1,7%	406,3ms +/- 1,8%	367,1ms +/- 1,1%
Sunspider 1.0.2	1901,4ms +/- 1,9%	1240,7ms +/- 2,5%	683,9ms +/- 1,4%	408,2ms +/- 1,2%	362,9ms +/- 1,0%
JetStream 1.1 (score)	12,944 ± 1.0765	17,443 ± 0,80750	37,443 ± 2,1004	73,583 ± 0,56971	72,783 ± 2,8112
Octane 2.0 benchmark	1794 poena	2895 poena	6896 poena	12533 poena	11359 poena
Peacekeeper	413 poena	656 poena	881 poena	1544 poena	1766 poena
OS	Raspbian Jessie (Debian Linux 4.1) 32bit		Ubuntu Mate 15.10 armhf	Ubuntu Mate 15.10 64bit x86	
Network transfer	94,2 Mbit/s	94,1 Mbit/s	672 Mbit/s	868 Mbit/s	841 Mbit/s

Tabela 5. Performanse SoC i PC računarskih sistema u web aplikativnoj primeni

U tabeli 5. razlike u performansama dodatno se smanjuju ako se uporede sa istim PC sistemima pod Windows 7/8/10 operativnim sistemom, na primer Octane 2.0 Java script benchmark na navedenom PC laptop sistemu pod Windows OS u istom web pretraživaču ne daje više od 7500 poena.

Na osnovu svega možemo reći da sa dva ugrađena 12bit ADC porta Odroid -XU4 u startu pruža mogućnosti slične mikrokontrolerima, dok u domenu dektop-web računarske primene značajno prednjači u odnosu na druga aktuelna SoC rešenja iz Raspberry Pi familije. Po rezultatima rada u proseku je brži 2-3x od Raspberry Pi 3, a manje od 2x sporiji od full PC platforme. Time je on idealno među rešenje koje može odmeniti ne samo druga SoC rešenja i 8-bitne mikrokontrolere, već i slabije PC radne stanice. Glavna prednost Odroid-XU4 platforme je mogućnost da se na njoj razvijaju rešenja koja bi bila direktno hardverski i softverski kompatibilna sa Samsung netbook i tablet platformama pod Android OS kao trenutno globalno najpopularnijim operativnim sistemom za pametne uređaje [137].

4.4 Big Data računarski klaster

Eksperimentalni Big Data sistem se sastoji od klastera SoC računara koji su međusobno povezani. Klaster čine 4 Raspberry Pi 2 računara povezana na 100 Mbit/s mrežu na zajedničkom 8 portnom 100 Mbit/s switch-u (sa uplink-om od 1Gbit/s). Kako Raspberry Pi 3 nije pružio brže rezultate rada sa diskom (micro SD drive kartica) i raspolaže istim Ethernet-USB 2.0 host kontrolerom vezanim na 100Mbit/s Ethernet priključak, izabran je setup od 4 Raspberry Pi 2 računara koji su se u ovom trenutku pokazali kao zrelija platforma, sa manjom potrošnjom i disipacijom toplotne energije. Treba istaći da je brzina rada memorije i procesora kod Raspberry Pi 3 veća, ali je brzina diska ista te se ne dobija ništa osim disipacije energije.


Idealno rešenje za „small nodes“ elemente bi bila primena ODROID-XU4 sistema [124]. Ali usled problema sa uvozom elemenata nije bilo moguće obezbediti 4 identična uređaja za minimalnu setup konfiguraciju, pa se pribeglo rešenju sa Raspberry Pi elementima [138].

Kao PC alternativu za poređenje koristili smo single procesorski AMD Opteron 6 Core 2,8GHz, 64-bitni PC server sa 8GB DDR RAM-a, 1Gb mrežom i grafičkim akceleratorom AMD sa 960 shading jezgara tj. 12 compute jedinica i podrškom za OpenCL 2.0 i HD RAID SATA3 diskovima ukupnog kapaciteta od 1TB, 7200 RPM.

Po završetku izrade kućišta za klaster [139] i ubacivanja 4 Raspberry Pi 2 računara, na tržištu se pojavio Raspberry Pi 3 (29.02.2016.). Po njegovom nabavljanju i uzajamnom testiranju (tabela 2.) ustanovljeno je da rezultati u performansama Java skripti, Java i Dhystone benchmark-u 2.1 pokazuju da Raspberry Pi 3 je 2 puta brži, ali da pod opterećenjem već posle nekoliko sekundi dostiže 80°C, pri čemu se pali sistemsko upozorenje da je došlo do pada napona na ulazu. Sa druge strane Raspberry Pi 2 pod istim opterećenjem uspeva da zadrži radnu temperaturu od 55°C. Mora se imati u vidu da se Pi 3 tek pojavio na tržištu i sasvim je izvesno da će na ovom modelu u budućnosti biti rešeni problemi koji su uočeni, a da će sa novim verzijama softverskih i hardverskih upgrade-a tek dostići svoj pun potencijal. Takođe kod Raspberry Pi 3 je primetno povećanje potrošnje električne energije od skoro 60% u odnosu na Pi 2 pod istim opterećenjem.


Za potrebe klastera specijalno je prerađeno PC napajanje od 400W u koje su ubačeni kvalitetniji elektrolitski kondenzatori većeg kapaciteta, uklonjeni su svi fabrički konektori (sa pobakrenim žicama od 0,75mm²) i zamenjeni adekvatnim silikonsko izolovanim, savitljivim bakarnim kablovima poprečnog preseka 4mm² po vodu. Time je obezbeđen minimalan gubitak jednosmerne električne energije u prenosu (manje od 1%) .

Za potrebe odvođenja toplote u kućište je stavljen adekvatan CPU ventilator Ø 92mm sa regulisanim brojem obrtaja. Na sve Raspberry Pi uređaje su postavljeni kompleti pasivnih hladnjaka i integrisani su dodatni elektrolitski kondenzatori od 1000µF. Time je podignut nivo robusnosti i pouzdanosti SoC računara za siguran rad pod većim opterećenjem, a omogućen je i siguran overclock Raspberry Pi 2 na 1GHz sa taktom memorije i sistemske magistrale od 500MHz čime je dodatno smanjena razlika u odnosu na Raspberry Pi 3.



Ilustracija 65. Kućište SoC klastera sa predviđenim prostorom za 5+2 SoC računara

Operativni sistem je Linux Debian u verziji Raspbian Jessie 4.1, a kao alternativa Ubuntu Mate 15.10.3. Za kompajliranje C/C++ programa korišćen je GCC5 ARM Linux kompajler sa ekstenzijom za hardverski floating point. Na svim sistemima su korišćeni Oracle, Java virtual mashine JVM 1.8.77.



Ilustracija 66. Prepravljeno PC napajanje sa 2,5mm² kablovima (levo) i pojačanje 5V GND i 3.3V vodova sa 4mm² provodnicima

4.5 Inicijalni Benchmark testovi uspostavljenog sistema

Da bi se utvrdile polazne osnove izmerene su performanse komponenta sistema kroz nekoliko različitih testova. Iako je web sa Java skriptama i HTML5 skupom testova već predstavljen u tabeli 5. dodatno je proširen sa rezultatima PC servera (na kome je instaliran isti Ubuntu Mate 15.10 64bit PC Linux OS) uz dodatak pokazatelja potrošnje električne energije. Za potrebe merenja potrošnje električne energije i angažovane snage prerađen je sistem električnog dovoda, tako da digitalni multimetri UNI-T UT61E (RMS, RS232-USB) i EXTECH EX 230 mogu istovremeno da prate stanje napona i protok struje (promene nivoa manje od 1mA) na ulazu svakog od sistema.

Test	Platforma					
	Raspberry Pi 2	Raspberry Pi 3	Odroid XU4	PC server	Desktop PC	Laptop PC
SunSpider 0.9.1	1923,6ms +/- 2,2%	1300,9ms +/- 7,9%	726,3ms +/- 1,7%	273.8ms +/- 1.8%	406,3ms +/- 1,8%	367,1ms +/- 1,1%
Sunspider 1.0.2	1901,4ms +/- 1,9%	1240,7ms +/- 2,5%	683,9ms +/- 1,4%	275.3ms +/- 4.2%	408,2ms +/- 1,2%	362,9ms +/- 1,0%
JetStream 1.1 (score)	12,944 ± 1.0765	17,443 ± 0,80750	37,443 ± 2,1004	95.527 +/- 2.8690	73,583 ± 0,56971	72,783 ± 2,8112
Octane 2.0 benchmark	1794 poena	2895 poena	6896 poena	16704 poena	12533 poena	11359 poena
Peacekeeper	413 poena	656 poena	881 poena	3443 poena	1544 poena	1766 poena
Network transfer	94,2 Mbit/s	94,1 Mbit/s	672 Mbit/s	897 Mbit/s	868 Mbit/s	841 Mbit/s
Potrošnja desktop $P_0 = V_0 * I_0$	1,52W	1,91	3,93W	128W	150W	26W
Maks. Angažovan a snaga $P_A = V_U * I_A$	3,01W	4,1W	12.45W	379W	315W	105W
Relativna angažovan a snaga $P_R = P_A - P_0$	1,49W	2,19W	8,52W	251W	165W	79W

Tabela 6. Rezultati proširene baterije WEB-JS-HTML5 Benchmark testova

U sledećoj tabeli predstavljeni su rezultati korišćenih sistema u klasičnim skupovima sistemskih benchmark testova.

Benchmark	RoPi 2			RoPi 3			Odroid XU4			PC Server	PC Intel Core2Duo -i3 Class	PC Pentium 4 Class
	ARMv6	ARMv7	*Neon	ARMv6	ARMv7	*Neon	ARMv6	ARMv7	*Neon	x64-64b**	x64-32b	x86-32b
Whetstone Benchmark MWIPS	500,75	525,78	x	882,15	859,82	x	1526,10	1654,34	x	3285,13	1838,51	1854,56
Raspbian (Debian)	497,29	485,77	x	727,85	711,24	x			x		x	x
Dhrystone Benchmark 2.1 VAX MIPS	1611,76	2019,41	x	2609,29	3059,11	x	6846,94	8302,97	x	23834,53	6186,43	4517,08
Raspbian (Debian)	1705,32	1846,14	x	2189,05	2457,62	x			x		x	x
Linpack Benchmark -Double Precision MFLOPS	111,33	170,92	x	177,60	180,14	x	890,56	885,03	x	2088,00	1340,54	1054,28
Linpack Benchmark - Single Precision MFLOPS	174,18	175,26	342,09	188,57	193,79	480,05	1010,90	1023,31	1949,08	x	x	x
Livermore Loops Benchmark MFLOPS (Average)	135,01	151,80	x	208,40	210,10	x	592,90	615,70	x	1415,70	900,20	843,00
Maximum	277,81	249,20	x	423,10	398,40	x	1472,90	1467,00	x	4106,70	1879,90	2036,30
Geomean	120,97	138,50	x	187,20	185,80	x	496,90	501,60	x	1141,60	728,50	667,60
Memory Speed (isečak za: 32kB, Duple, x[m]=y[m]) MB/s	1641	2265	1993	3846	2722	2726	12307	10156	10525	26281	15625	12539
Bus Speed (isečak za: 32KB - Read All) MB/s	1706	1879	x	4266	4306	x	5689	5344	x	79798	7507	9175

Tabela 7. Rezultati korišćenih sistema u klasičnim skupovima sistemskih benchmark testova

*ARM NEON akceleracija SP matematičkih i memorijskih funkcija kroz podršku za SIMD (64bit) od koga se očekuje da duplira performanse za 32bitne operacije.

**Multi-Treading, OpenMP 64bit Linux

Svi testovi su izvedeni pod Linux Ubuntu Mate 15.10 operativnim sistemom u verzijama za PC 32,64bit x86-32/64 i 32bit ARM-HF (ukoliko nije drugačije navedeno.)

5. Tok istraživanja

5.1 Uspostavljanje modela

S obzirom da je za potrebe istraživanja bilo neophodno obezbediti izvore podataka sa što većim brzinama akvizicije, polazna pretpostavka da bi brzine uzimanja uzoraka veće od nekoliko desetina hiljada očitavanja u sekundi mogle biti problem za OLTP baze podataka u startu se pokazala tačnom. PC server sa 6 jezgarnim CPU-om na 2,8 - 3,3GHz sa 8GB RAM-a (po potrebi proširivog do 16GB) RAID 5 SATA 3.0 7200rpm HD diskovima je na testovima pokazao slabost kod upisa, a što je ključni zahtev. U PostgreSQL PG Benchmark 9.4.3 [140] (*kod* u dodatku 2.) za „Scaling on disc“ samo čitanje bez problema postiže 82790 transakcija u sekundi (TPS), ali za test „Scaling on disc Read/Write“ koji kombinuje čitanje i upis, broj transakcija pada na 1160,61 TPS.

Ako uzmemo u obzir da PostMark (PostMark v1.51 Disk Transaction Performances) test za server daje oko 3304-3500TPS dok Odroid-XU4 sa brzim eMMC v5.0 postiže tek 226-230TPS postaje jasno zašto je neophodna pred obrada, ukoliko želimo da Big Data sistem bude sposoban da u realnom vremenu obrađuje i analizira velike količine senzorskih podataka.

Rešenja koja se trenutno koriste počivaju na kreiranju „filestream log fajlova“ koji se u realnom vremenu beleže uz *izglede* da će se možda nekada obrađivati i analizirati. U tom slučaju ključna komponenta ubrzanja rada DB sistema više nije *kod* koji se brzo izvršava i koji optimizuje operacije sa diskom, već dovoljna propusna moć skladišnih podsistema, diskova i sistemске magistrale. Sa te tačke gledišta SoC sistemi sa RAM SPEED performansama većim od 2000MB/s i performansama diskova i mreže većim od 20MB/s mogu zadovoljiti uslove da postanu pred prijemne stanice na kojima će se kreirati log fajlovi. Korak dalje predstavlja mogućnost da se kreirani logovi sažimaju i tako smanjeni prosleđuju u Big Data skladišta.

Ovo je posebno značajno ako se ima u vidu da u merenjima samo sa jednog sporog AD konvertera pri brzini uzimanja uzoraka od skromnih 1000 SPS nakon 24 časa se dobija log fajl veći od 3,2GB čiji prenos i naknadna kompresija po prijemu na server traje više od 30 minuta. Gubitak 30 minuta punog serverskog procesorskog vremena je prema tabeli 6. gubitak od približno 200W/h električne energije sa kojom bi jedan SoC sistem mogao da radi od 20 do 60 časova. Imajući u vidu sve navedeno detaljno su istražene performanse pojedinačnih i zbirnih elemenata sistema u međusobnoj korelaciji, uz paralelno praćenje njihove energetske potrošnje.

5.2 Istraživanje mogućnosti akvizicije velike količine podataka

Pomoću AD konvertera kreirano je par razvojnih proto-sistema (ilustracije 51, 53, 56) koji su povezani direktno ili preko mikrokontrolerskih razvojnih platformi sa SoC sistemima Raspberry Pi 2/3 i Odroid XU4.

Uočen je problem da se teorijski maksimalne performanse diskretnih serijskih i integrisanih AD konvertera u mikrokontrolerima drastično razlikuju od praktično dobijenih vrednosti. Performanse AD kola u okviru MCU i SoC sistema direktno su vezane za raspoložive procesorske resurse i brzinu takta, tako da teorijski maksimum od na primer 1MSPS u praksi uz primenu *koda* razvijenog u C programskom jeziku često znači i do 10x manje performanse. Sa druge strane SPI kola zavise od takta Master kontrolera i on često mora da bude veoma visok (>12MHz) da bi se obezbedio prenos signala AD kola koje i nakon toga ne uspeva da prevede i prebaci više od ~50kSPS (na primer MCP3004).

Sa druge strane industrijski AD konverteri sa paralelnim izlazom bez problema dostižu fabrički garantovanu maksimalnu brzinu uzimanja uzoraka. U konkretnom slučaju 1MSPS AD konverter AD7821 je uspešno ubrzan dovođenjem višeg takta (ilustracije 51, 52, 53) pri čemu je postignuto da vreme trajanja celog ciklusa konverzije traje oko 689ns tj. 1,45MSPS, a što je blizu fabrički definisanog fizičkog limita minimalne dužine ciklusa konverzije od 660ns tj. 1,52MSPS-a.

Sledeći problem se javio usled činjenice da u razvojnim softverskim sistemima (IDE) za mikrokontrolere se koriste biblioteke sa funkcijama kao što su „digitalRead“ koje su izuzetno spore jer softverski prate parametre ulaza/izlaza (koje GPIO port na ilustraciji 62. ima hardverski realizovane). Alternativa je pronađena u direktnom čitanju pinova portova u rasponu od pozicije D5 do D12 na Arduino sheald formatu priključaka. Tu su se pojavila dva problema, prvi da ArduinoNano MCU sistem (sa radnim taktom od 16MHz prilagođen za ulaze od 5V) je bio nedovoljno brz da bi mogao da očita portove brzinom od 1MHz, drugi da se na Arduino shildovima (Uno format) ne nalazi mapiran ni jedan ceo 8-bitni port već samo njihove delimične sekcije. Da bi se napunio sadržaj celog registra nekog porta potrebno je određeno procesorsko vreme (da bi se izvele bit-logičke operacije šiftovanja, maskiranja tj. spajanja delimičnih sadržaja).

Sa druge strane isti pinovi na PIC32 mikrokontroleru ChipKIT Pi i Arduino Due Atmel SAM3X MCU se prevode u različite portove u odnosu na Atmega 328 MCU (port B i Port C). Tako da se stvar komplikuje preko nivoa proste komande:

```
Byte temp1 = (PINB & 0x1F) | (PIND & 0xE0);
```

Uvođenjem 74HC/AC245 kola u sistem pored zaštite izlaza AD konvertera obezbeđene su i dve dodatne uloge/funkcije: asinhroni registar i konverter logičkog nivoa signala sa 5 na 3,3V tako da je Raspberry Pi 2/3 mogao direktno da se poveže na njega. Iako Raspberry Pi nije predviđen kao platforma za rad u realnom vremenu, poslužio je vrlo uspešno kao pomoćno sredstvo, s obzirom da može mnogo brže da obrađuje GPIO pinove.

Nakon uspeha da se prati AD konverter sa 1MSPS, problem koji se javio je što on generiše oko 8Mb sirovih senzorskih rezultata u sekundi, a koje je bilo nužno obogatiti sa minimum nekoliko pratećih informacija u log fajlu.

Ideja je bila da se po prijemu vrednosti u log fajlu uz svaku vrednost dodaju podaci o senzoru i vremenu uzimanja uzorka kako je urađeno na primeru log fajla merenja serijskog 10bit AD kola : „ . . .

```
sensor = 516      output = 128
```

```
Vreme = 88625
```

```
sensor = 516      output = 128
```

```
Vreme = 88626"
```

ali to se pokazalo problematičnim.

Dodavanje samo par reči (kao u navedenom primeru) povećava dužinu sloga na 30-40 bajta preko bajta očitane vrednosti i kontrolnog karaktera na kraju linije (41 umesto 2 bajta), a što zahteva garantovan propusni opseg od oko 41MB/s za sekvencijalni upis podataka na disk.

Rešenje je pronađeno u upisu sloga vremena koje bi trebalo da pokriva mikro umesto mili sekunde i kratkog identifikatora senzora. U tabeli 8. (gde su predstavljeni rezultati testiranja performansi disk podsistema) može se videti da je problem predstavljala maksimalna brzina upisa podataka na disk od 19MB/s.

Pod pretpostavkom da sistem ništa drugo ne radi sa diskom, proces upisa podataka u log fajl sa ~15MB/s je možda i moguć, ali Linux nije RealTime OS već Multitasking sa thread procesnom arhitekturom pa se to nikako ne može garantovati.

Sa druge strane samo dva minuta rada ovog sistema (2:09) je generisalo log fajl veličine od skoro 2GB čime je pokazana sva zahtevnost koju bi ekvivalentnih 129 miliona transakcija proizvelo, a što je bilo više nego dovoljno za potrebe našeg daljeg istraživanja.

S obzirom na dobijene rezultate obustavljen je dalji razvoj rešenja sa AD7822 jer bi sistem brži od 2MSPS bio prezahtevan za proces čitanja i skladištenja, a ne bi doneo ništa novo u odnosu na postojećih 1-1,4MSPS.

Sagledavši problem koji drugo V (velocity tj. brzina) u formuli Big Data sistema predstavlja, malo detaljnije su istraženi svi aspekti performansi na kojima je razvijen testni sistem.

Može se reći da ključ problema ubrzavanja leži u sledećim podkomponentama:

- soferski sloj aplikacije za čitanje i manipulaciju podataka sa GPIO porta,
- obradne performanse sistema i njegov interni memorijski propusni opseg,
- brzine izvršavanja operacija sa internim smeštajnim kapacitetima,
- brzine obrade i kompesije podataka,
- mrežne performanse sistema.

Uz sve navedeno vršeno je praćenje energetske potrošnje kako bi se mogao izračunati stepen energetske efikasnosti.

U narednim tabelama predstavljeni su rezultati testiranja sprovedeni nad elementima sistema primenom javno dostupnih, otvorenih skupova testnih alata [141]. Nakon toga su analizirani dobijeni rezultati koji će sumarno biti predstavljeni u zaključku.

Ključnu komponentu softversko/aplikativnog sloja za čitanje i manipulaciju podacima na GPIO portovima čine biblioteke napisane u C programskom jeziku, poput Broadcom native bcm2835 za Raspberry Pi, WiringPi za Raspberry Pi 2/3 i Odroid-XU4 SoC sistem. Za Arduino/ChipKIT MCU korišćene su pored standardnih Wiring i biblioteke za brz i direktan pristup portovima kao što su FastGPIO [142] ili proizvođačke Atmelove avr/io.h ili slične.

Nakon serija testiranja [143] za podršku očitavanju AD konvertera sa paralelnim izlazima primenjen je Raspberry Pi 3 pošto je u stanju da brzinom od više MHz sukcesivno postavlja i briše stanje nekog GPIO porta. Sistemsko opterećenje sa drugim operacijama prouzrokuje varijacije u performansama, ali one nisu toliko izražene u području od nekoliko MHz koliko u slučaju maksimalnih performansi preko 40MHz.

Kod MCU razvojnih sistema podršku radu bržih SPI/I²C AD konvertera su obezbedili brzi 32bitni mikrokontroleri Atmel SAM3X i Microchip PIC32MX, dok je podršku sporijim AD konverterima obezbedio Atmega 328P sa ArduinoNano razvojnog sistema.

Embedded Pi je testiran kako zbog zatvorenosti razvojne platforme, tako i zbog vezanosti za Raspberry Pi (ostavljen kao alternativa bržem Arduino DUE sistemu sa sličnim ali bržim ARM Cortex M3 mikrokontrolerom).

Kod testiranja brzine internih mikrokontrolerskih AD konvertera javio se problem generisanja izlaza adekvatne brzine. U slučaju PIC32MX zaobidena su ograničenja Arduino razvojnih alata koja limitiraju brzinu AD konverzije na oko 10kSPS. Ali i dalje se nije moglo očitati više od 100kSPS što je tek 1/10 teorijske brzine koju ovaj MCU može da pruži. Sledeći problem koji se javio je kako preneti očitane vrednosti pošto u većini slučajeva USB konekcija mikrokontrolerima služi za prenos serijske UART komunikacije.

Ako izuzmemo SPI i I²C klasična serijska veza je moguća na svim razvojnim sistemima do teorijskog maksimuma od 921600b/s (1,8432 MHz/2). Ali u praksi se pokazalo da je Arduino DUE u stanju da pouzdano šalje signal nivoa 3,3V brzinom 460,8kb/s, Arduino Nano sa nivoom od 5V je u stanju da podrži 230,4kb/s dok su ChipKit Pi i Embedded Pi sa nivoom signala od 3,3V limitirani na maksimalnu brzinu serijske veze od 115,2kb/s. Ove veličine prevazilaze značaj same serijske veze jer definišu ograničenja koja mikrokontrolerski UART portovi imaju u mogućoj komunikaciji sa drugim serijskim uređajima i komunikacionim adapterima.

5.3 Testiranje obradnih performansi sistema

Do rezultata obradnih performansi primenjenih sistema i njihovih internih memorijskih propusnih opsega došlo se kroz niz različitih testova performansi (Benchmark testovi) prednost je data klasičnim, široko poznatim i otvorenim rešenjima.

U tabelama 6. i 7. dati su sumarni pregledi rezultata dobijenih sprovođenjem različitih benchmark testova. Važno je istaći da su svi testovi sprovedeni sukcesivno, minimum 3 puta uz maksimalno posvećenu pažnju uslovima testiranja. Osim testa na sistemima ništa drugo nije smelo biti pokrenuto, a testiranje je vršeno odmah po završetku instalacije i kreiranja sistema. Radi što veće verodostojnosti za sva merenja je sprovedeno (u vremenskom razmaku ne manjem od 2 dana) ponovljeno merenje, čiji rezultat nije smeo da iskače iz okvira +/- 3 do 5% u zavisnosti od merenja. Ovo je bilo neophodno zbog osetljivosti testova na pozadinske systemske aktivnosti i procese. Tokom testiranja praćeni su spoljni pokazatelji sistema, temperatura i potrošnja električne energije.

Nakon testiranja obradne brzine primenom Linux komande *dd* testirane su disk performanse svih computing sistema u modelu. Na svim sistemima sprovedene su sesije od 5 merenja, uz zadržavanje 3 prosečna (pošto su prethodna merenja sa najvećom i najmanjom vrednošću odbačena).

Za testiranje brzine upisa podataka na disk korišćena je komanda:

```
dd if=/dev/zero of=test oflag=direct bs=8M count=64
```

dok je za testiranje brzine čitanja sa diska primenjena komanda:

```
dd if=test of=/dev/null iflag=direct bs=8M
```

Treba istaći da su za potrebe Raspberry Pi sistema uzete Samsung EVO UHS-1/Class10 uSD kartice, koje su prethodnih godina na testovima uSD kartica pokazale zavidne performanse u radu sa malim blokovima od 4KB u nasumičnom (random) režimu pisanja i čitanja sa više od 3,5MB/s čak i sa nasumičnim redom čekanja dužine (R4k QD32-„Random Queue Depth“) 32 operacije. Njena brzina transfera od 48MB/s je tačno na granici propusnog opsega USB2.0 kontrolera koji se nalazi na Raspberry Pi 2 i Pi 3 sistemima, tako da primena skupljih kartica sa bržim sekvencijalnim brzinama transfera ne bi donela poboljšanja. Raspberry Pi 2 i Pi 3 imaju gotovo identične performanse u radu sa uSD diskom.

Na ODROID-XU4 je ugrađen adapter za novu generaciju eMMC v5.0 kartica koji je vezan uz USB3.0 magistralu, tako da se veće performanse eMMC kartice mogu videti u tabeli 8.

U PC sistemima (uključujući i testirani laptop) ubačeni su 3,5 i 2,5 inčni hard diskovi na 7200rpm povezani na SATA 2 i SATA 3 kontrolere. PC server pored navedenog koristi SATA/SAS RAID kontroler konfigurisan u RAID5 nizu. U tabeli 8. može se videti sumarni pregled brzine rada sa „diskom“ kod elemenata sistema.

Sistem	Brzina upisa	Brzina čitanja
Raspberry Pi2 i Pi3 *USB2.0 uSD Samsung Evo 32GB UHSI/c10 on USB3.0	537 MB* kopirano za 28,2966 s, 19,0 MB/s	537 MB kopirano za 22,8346 s, 23,5 MB/s
Odroid XU4 uSD Samsung Evo 32GB UHSI/c10 on USB3.0	537 MB kopirano za 26,3273 s, 20,4 MB/s	537 MB kopirano za 14,7691 s, 36,4 MB/s
Odroid XU4 eMMC v5 64GB	537 MB kopirano za 6,24742 s, 85,9 MB/s	537 MB kopirano za 3,85087 s, 139 MB/s
PC laptop SATA2-USB3/eSATA HDD 500GB 32MB 7200rpm	537 MB kopirano za 18,8113 s, 48,5 MB/s	537 MB kopirano za, 13,998 s, 58,4 MB/s
PC Pentium 4 class SATA1- HDD 500GB 16MB 7200rpm	537 MB kopirano za, 10,9373 s, 49,1 MB/s	537 MB kopirano za, 11,3604 s, 47,3 MB/s
PC Server 6x Core - 2.8GHz - 8GB DDR3 SATA3 -HDD 1TB 32/64MB 7200rpm	537 MB kopirano za, 5,18609 s, 104 MB/s	537 MB kopirano za, 5,04998 s, 106 MB/s

Tabela 8. Pregled brzine rada sa „diskom“ kod elemenata sistema korišćenjem *dd Linux* komande

Nakon pokretanja sistema za prijem i prevođenje senzorskih podataka putem AD konvertera u digitalne vrednosti i njihovog slanja na SoC sisteme kreiranu su log fajlovi u koje je započeto sukcesivno smeštanje pristiglih podataka u realnom vremenu. Posle 2 minuta i 9 sekundi prekinut je prijem podataka sa brzih paralelnih AD konvertera, pošto je veličina njihovog log fajla porasla na skoro 2GB. Uzeto je još par sesija uzoraka nešto sporijih AD konvertera, a najsporiji sistem uslovljen serijskom vezom sa 1100SPS je ostavljen da radi naredna 24 časa.

Za 24 časa i njegov log fajl je porastao na 3,2GB (3450600kB). Ovi rezultati su otvorili novo polje istraživanja vezano za mogućnost obrade, sažimanja tj. komprimovanja ovih fajlova pre nego što se pohrane/uskladište u Big Data sistem. Pretpostavka od koje se pošlo je da veliki Big Data sistem nije pogodan da na terenu u blizini male senzorske mreže vrši pripremu i pred obradu podataka koje bi oni proizveli, a rezultati su samo potvrdili činjenicu da bi i jedna mala senzorska mreža mogla da zaguši i veoma brz HPC sistem baza podataka, tako što bi ga neumoljivo bombardovala sa nekoliko miliona transaktivnih insert/update zahteva u sekundi.

(* Sistemski *dd* test kao rezultat navodi podatak da je 537MB / vreme prenosa = rezultat u MB/s, ali treba napomenuti da on računa 1 MB poštujući SI/IEC preporuku kao „1000² B“ u 10^x baznom sistemu, a ne kao binarnih 2²⁰ tj. 1.048.576 byte-a).

Vodeći Big Data [144] sistemi baza podataka kao što su Apache Cassandra, Chouchbase, Hbase (Hadoop) i MongoDB u specifičnim uslovima (gde je primaran fokus na „insert-mostly“ radnom opterećenju) na konfiguraciji sa 4 serverska noda postižu navedenim redom tek 43945, 25185, 8913 i 4853 operacija u sekundi. Ovi rezultati predstavljaju tek uvod u problem jer su se već na sledećim testovima balansiranog odnosa čitanja i upisa kao „read-modify-write“ za sve navedene NoSQL baze podataka rezultati prepolovili, tako da je Apache Cassandra obezbedila 32000 OPS-a, Chouchbase i Hbase po 5594 i 2749 OPS-a, dok je MongoDB obezbedio samo 1754 OPS-a. Pri čemu je u najboljem slučaju kod operacija „insert-mostly“ latencija bila 23,279ms za Apache Cassandra-u, 44,634ms i 113,526ms za Chouchbase i Hbase dok je kod MongoDB latencija dostigla čak 1657ms tj. 1,66 sekundi.

Sve navedeno govori u prilog činjenici da postoji potreba pred obrada koja bi umanjila izloženost Big Data sistema bujici podataka iz senzorskih mreža. Sa druge strane modelovanje i razvoj sistema koji bi preuzeo ulogu Big Data sistema i koji bi za početak činila 4 noda bazirana na SoC računarima je dodatni izazov. Nametalo se pitanje ako 4 velika PC serverska noda sa po 4 procesorska jezgra i 8GB (7,5) RAM-a na brzim SSD HD obezbeđuju navedeni obim operacija u sekundi, šta se može očekivati od skromnih ARM v7 Cortex SoC procesora sa ne više od 1GB RAM-a.

Problem obrade velike količine podataka grupa istraživača kompanije IBM je rešila primenom hardverske kompresije podataka tokom njihove pripreme [145]. Ideja da sistem kompresuje i smešta fajlove, a da ih tek po potrebi obrade i analitike otpakuje nije nova. Kompresija podataka u pripremi značajno štedi resurse ne samo prenosnih kanala već i Big Data serverskih sistema što je postalo jasno nakon testnog prenosa i vremena utrošenog od strane PC servera na kompresiju prethodno pominjanog 3,2GB log fajla.

Istražujući mogućnosti i performanse sa kojima bi taj deo posla na sebe mogli da preuzmu SoC sistemi dobijen je niz rezultata merenja koji se sumarno mogu videti u sledećoj tabeli.

Kompresioni algoritam	Raspberry Pi2	Raspberry Pi3	Odroid XU4	PC server
7ZIP na HD/eMMC	/	/	26min 54sec	32:11 min (908mA-230V)
7ZIP na uSD/USB	81min 1h21min	86min (660mA-5,21V)	1h48m40s	33min 45sec
BZIP	1h37min	1h33m14s	26min 54sec	13min 42sec
ZIP	3h47min	3h40m59sec	1h48m40s	44min 24sec
ZIP Multithreaded / parallel accelerated.	11min 33sec	7min 25sec	4min 11sec	/

Tabela 9. Pregled potrebnog vremena za kompresiju log fajla AD konverzija veličine 3.2GB različitim algoritmima na Lunux-u.

Nakon testiranja performansi kompresije dobijenog log fajla sprovedeno je uzajamno testiranje sa više kompresionih algoritama i formata pomoću Phoronix benchmark alata koji se oslanja na OpenBench.org testove.

Test	Platforma			
	Raspberry Pi2	Raspberry Pi3	Odroid XU4	PC server
Hardinfo - Linux				
CPU Blowfish (sec)	55,996 sec	40,875 sec	21,434 sec	2,32 sec
CPU Cryptohash (MB/s)	17,108 MB/s	24,937 MB/s	80,066 MB/s	662,701 MB/s
CPU Fibonacci (sec)	14,577 sec	12,331 sec	5,234 sec	1,975 sec
CPU N-Queens (sec)	46,60 sec	36,36 sec	13,212 sec	0,662 sec
FPU FFT (sec)	67,754 sec	46,222 sec	10,961 sec	1,435 sec
FPU RAYTRACING (sec)	79,035 sec	52,585 sec	16,063 sec	10,629 sec
Phoronix - OpenBench.org				
Java Java benchmarci se izvršavaju kao jedno-nitne aplikacije (single-treaded)				
Java SciMark v2.0 FFT Performance	15,86 MFLOPS (SE +/- 0,12)	22,47 MFLOPS	5,22 MFLOPS	722,31 MFLOPS (SE +/- 5,54)
Java SciMark v2.0 SOR Performance	46,44 MFLOPS (SE +/- 0,06)	62,43 MFLOPS	22,63 MFLOPS	1083,40 MFLOPS (SE +/- 0,15)
Java SciMark v2.0 Composite Performance	24,23 MFLOPS	32,76 MFLOPS	13,58 MFLOPS	1160,34 MFLOPS (SE +/- 3,19)
Java SciMark v2.0 Monte Carlo Performance	6,21 MFLOPS	8,67 MFLOPS	0,86 MFLOPS	462,66 MFLOPS (SE +/- 2,55)
Bork File Encrypter v1.4 File Encryption Time	705,59 sec (SE +/- 2,28)	502,31sec (SE +/- 0,93)	5310,24sec	22,64 sec (SE +/- 1,04)
	https://openbenchmarking.org/result/1604258-SO-JAVAROP1291			

Compression				
7-Zip Compression v9.20.1 (g++ options: -pipe - lpthread)	1238 MIPS (SE +/- 2,35)	1200 MIPS (SE +/- 4,36)	4569MIPS	13478 MIPS (SE +/- 42,46)
Parallel BZIP2 Compression v1.1.12 256MB File Compression (g++ options: -O2 - pthread -lbz2 - lpthread)	180,35 sec (SE +/- 1,16)	102,48 sec (SE +/- 5,11)	60,95sec	13,89 sec (SE +/- 0,02)
Gzip Compression 2GB File Compression	103,19 sec (SE +/- 1,81)	90,39 sec (SE +/- 1,37)	37,45sec	18,27 sec (SE +/- 0,01)
LZMA Compression 256MB File Compression	3013,94 sec (SE +/- 9,74)	2258,99 sec (SE +/- 9,81)	1090,75sec	402,71 sec (SE +/- 0,42)
SYSTEM				
PostMark v1.51 Disk Transaction Performance	91 TPS (SE +/- 1.20)	102 TPS (SE +/- 0.33)	228 TPS	3304 TPS (SE +/- 38,87)
RAMspeed SMP v3.5.0 Type: Copy - Benchmark: Integer	1738,46 MB/s (SE +/- 0.00)	2113,34 MB/s	4421,58 MB/s	8766,86 MB/s (SE +/- 0,00)
RAMspeed SMP v3.5.0 Type: Copy - Benchmark: Floating Point	1597,38 MB/s (SE +/- 0.00)	2041,64 MB/s	4704,62 MB/s	8682,62MB/s (SE +/- 0,00)
C-Ray v1.1 Total Time	473,29 sec (SE +/- 3,20)	404,06 sec (SE +/- 16.30)	96,34 sec	32,16sec (SE +/- 0,12)
Apache Benchmark v2.4.7 Static Web Page Serving	2217,37 REQ/s (SE +/- 8.45)	3796,04 REQ/s (SE +/- 0.90)	2163,42 REQ/sec	19317,42 REQ/s (SE +/- 297,18)

DATABASE				
SQLite v3.8.10.2 Timed SQLite Insertions (CC) gcc options: - O2 -lcurses -ldl - lpthread	76,81 sec (SE +/- 1.16)	83.03 sec (SE +/- 1.56)	29,72 sec	567 sec (SE +/- 17,41)
COMPUTE				
PostgreSQL pgbench v9.4.3 Scaling: On- Disk - Test: Heavy Contention - Mode: Read Only	Fail	Fail	1310 TPS	82.790,6 TPS (SE +/- 1100,18)
PostgreSQL pgbench v9.4.3 Scaling: On- Disk - Test: Heavy Contention - Mode: Read Write	Fail	Fail	509,11 TPS	1.160,61 TPS (SE +/- 13,35)
RADIS 3.0.1 SADD	92.089,80 REQ/sec	139.917,12 REQ/sec (SE +/- 6204.54)	187.930,03 REQ/sec	975.013,04 REQ/sec (SE +/- 4276,40)
PyBench v2008-08- 14 Total For Average Test Times	26.556,00 msec	17.483,00 msec (SE +/- 25.41)	7041 msec	2725 msec (SE +/- 2.91)
Apache Benchmark v2.4.7 Static Web Page Serving	2240,93 REQ/s (SE +/- 26,49)	3776,96 REQ/s (SE +/- 6.22)	2165,13 REQ/s (SE +/- 2,57)	19.031,16 REQ/s (SE +/- 59,49)
PHPBench v0.8.1 PHP Benchmark Suite	8.145,00 Score (SE +/- 14,50)	11.815,00 Score (SE +/- 26,09)	31.051,00 Score (SE +/- 55,50)	74.754,00 Score (SE +/- 369,52)
Phoronix Test Suite Self Test v1.0 Test: Peak Memory Usage	24,00 MB	24,00 MB	24,17 MB	233,25 MB (SE +/- 0,00)

SERVER				
IOzone v3.405Size: 4GB - Disk Test: Read Performance	21,88 MB/s (SE +/- 0,03)	21,61 MB/s (SE +/- 0,06)	103,10 MB/s	4172,77 MB/s (SE +/- 20,26)
IOzone v3.405 Size: 4GB - Disk Test: Write Performance	15,57 MB/s (SE +/- 0,25)	16,95 MB/s (SE +/- 0,25)	58,61 MB/s	93,93 MB/s (SE +/- 0,36)
PostMark v1.51 Disk Transaction Performance	92 TPS (SE +/- 0,58)	101 TPS (SE +/- 0,33)	226 TPS	3505 TPS (SE +/- 16,33)
STREAM 2013-01- 07 Copy	1875,03 MB/s (SE +/- 17,28)	Fail	4268,87 MB/s	9240,70 MB/s (SE +/- 16,84)
STREAM 2013-01- 07 Scale	1755,26 MB/s (SE +/- 2,12)	Fail	4407,42 MB/s	9026,04 MB/s (SE +/- 27,41)
STREAM 2013-01- 07 TRIAD	1858,58 MB/s (SE +/- 2,12)	Fail	4280,51 MB/s	10119,35 MB/s (SE +/- 28,22)
STREAM 2013-01- 07 ADD	1980,53 MB/s (SE +/- 1,36)	Fail	4513,01 MB/s	10065,86 MB/s (SE +/- 8,95)
Timed HMMer Search v2.3.2 Pfam Database Search	221,09 sec (SE +/- 0,26)	137,95 sec (SE +/- 0,43)	62,24 sec	16,16 sec (SE +/- 0,16)
Timed MAFFT Alignment v6.864 Multiple Sequence Alignment	62,62 sec (SE +/- 0,37)	49,96 sec (SE +/- 0,84)	23,66 sec	8,46 sec (SE +/- 0,19)
Gcrypt Library v1.4.4 CAMELLIA256- ECB Cipher	15347 us (SE +/- 16,67)	9030 us (SE +/- 5,77)	Fail	Fail
John The Ripper v1.8.0 Blowfish	371 Real C/s (SE +/- 14)	582 Real C/s (SE +/- 24)	942 Real C/s	4731 Real C/S (SE +/- 3,00)
GraphicsMagick v1.3.19 Operation: HWB Color Space	26 INTR/min	39 INTR/min	65 INTR/min	138 Iterations Per Minute
Himeno Benchmark v3.0 Poisson Pressure Solver	67,15 MFLOPS (SE +/- 0,36)	69,33 MFLOPS (SE +/- 0,22)	208,55MFLOPS	647,22 MFLOPS (SE +/- 0,46)
C-Ray v1.1 Total Time	467,10 sec (SE +/- 0,78)	252,18 sec (SE +/- 0,71)	100,7 sec	31,21 sec (SE +/- 0,01)

Parallel BZIP2 Compression v1.1.12 256MB File Compression	180,16 sec (SE +/- 1,59)	118,02 sec (SE +/- 30,35)	56,5 sec	13,86 sec (SE +/- 0,01)
LZMA Compression 1.3.0 256MB File Compression	3036,64 (SE +/- 19,09)	2238,02 (SE +/- 8,77)	1087,29 sec	398,67 sec (SE +/- 0,51)
Crafty 23.4	0,15 sec (SE +/- 0,01)	0,09 sec (SE +/- 0,01)	0,04 sec	102,55 sec (SE +/- 0,53)
LAME MP3 Encoding v3.99.3 WAV To MP3	134,58 sec (SE +/- 0,09)	94,37 sec (SE +/- 0,09)	40,25 sec	19,77 sec (SE +/- 0,03)
FFmpeg v2.8.1H.264 HD To NTSC DV	360,06 sec (SE +/- 0.95)	255,25 sec (SE +/- 0.71)	97,78 sec	24,84 sec (SE +/- 0,07)
OpenSSL v1.0.1g RSA 4096-bit Performance	12,7 SIGN/s (SE +/- 0.06)	21,47 SIGN/s (SE +/- 0.28)	44,70 SIGN/s	484,17 SIGN/s (SE +/- 0,12)
Apache Benchmark v2.4.7 Static Web Page Serving	2240,93 REQ/s (SE +/- 26.49)	3774,63 REQ/s (SE +/- 10.84)	2174 REQ/s (SE +/- 3.92)	18.989,80 REQ/s (SE +/- 24,01)
PHPBench v0.8.1 PHP Benchmark Suite	8.145,00 Score (SE +/- 14.50)	11.912,00 Score (SE +/- 13.86)	31.006,00 Score	74.446,00 Score (SE +/- 100,46)
Weblink:	* https://openbenchmarking.org/result/1604186-SO-RASPBERRY06	https://openbenchmarking.org/result/1604261-SO-RASPBERRY17		

Tabela 10. Rezultati kombinovanih baterija benchmark testova Hardinfo i OpenBench.org

U tabeli 10. dat je sumaran pregled više baterija benchmark testova sprovedenih nad elementima sistema, što uključuje sledeće grupe testove:

- CPU i sistemskih,
- Database,
- Kompresionih,
- Klasičnih i Web serverskih,
- Java performansi.

Sve navedeno uz prethodne testove je pružilo jasniju sliku performansi i brzina rada komponenata sistema. Stoga je za potrebe istraživanja pripremljen PC server sa AMD Phenom II/Opteron 6 jezgarnom klasom 64bitnih procesora na 2,8- 3,3GHz sa 8-16 GB DDR3 1600 RAM-a i sa RAID5 konfiguracijom više SATA 3 diskova od po 500GB

7200rpm/32MB, 2xGbit Ethernet. Navedenom sistemu je dodata AMD/ATI Radeon HD6850 1GB PCE 2.1 grafička kartica sa podrškom za OpenCL 2.0. Izvršeno je testiranje po istim kriterijumima i uslovima kao i drugi sistemi.

Sledeći korak je bio pokretanje svih povezanih elemenata i test energetske zahtevnosti kako pojedinačnih, tako i grupa elemenata zaključno sa celim sistemom. U tabeli 6. dat je pregled potrošnje električne energije pojedinačnih elemenata, dok je u tabeli 11. dat prikaz vrednosti grupe potrošnje pod različitim kriterijumima opterećenja.

	Klaster 4x Raspberry Pi 2	Raspberry Pi 3	Odroid XU4	PSU+SoC sistemi +3MCU dev.+NET	PC Server
CPU <10% $P_0 = V_0 * I_0$	6,205W	1,91 W	3,93W	31,8W	128W
CPU >90% $P_A = V_U * I_A$	8,87W*	4,1W	12.45W	49,3W	379W
Raspon potrošnje $P_R = P_A - P_0$	2,665W	2,19W	8,52W	17,5W	251W


Tabela 11. Pregled potrošnje električne energije u radu komponenti sistema

Podizanje Big Data distribuiranog sistema na klaster 4 SoC sistema je bio finalni instalacioni poduhvat, koji je pokazao svu složenost usklađivanja više komponenata u zajednički sistem.

Nakon pokretanja celokupnog sistema praćen je rad i problemi koji su se javljali tokom funkcionisanja. Sa ciljem da se odgovori na ključna pitanja postavljenih podhipoteza kroz proučavanje drugih aktuelnih istraživanja i sopstveno proučavanje pokušao sam da dam odgovor na pitanje moguće upotrebljivosti raspoložive OpenCL softverske arhitekture za podršku procesima i radu velikih sistema baza i skladišta podataka.

Najveći izazov je bila podrška za ARM Mali T628 GPU koji se nalazi u Odroid-XU4 SoC-u. OpenCL 1.1 podržan u punom 1.1 profilu se ipak pokazao problematičnim za rad, posebno njegova Linux Ubuntu Mate implementacija. Rešenje problema je pronađeno uklanjanjem neispravnog link fajla koji stiže uz Linux distribuciju iz foldera: /usr/lib/arm-linux-gnueabi/hf/mali-egl, a zatim kreiranjem novog linka libOpenCL.so ka libmali.so OpenCL biblioteci. Snažna konkurencija sličnih rešenja vezanih za proizvođačke platforme (kao što su nVidia CUDA i Google Renderskript) povećava segmentaciju tržišta pružajući doradenija rešenja.

(* na elemente klastera nisu povezane USB tastature i miševi što smanjuje ukupnu potrošnju sistema)



Ilustracija 67. Senzorski - ADC/MCU – SoC – Big Data Cluster sistem u funkciji

Sve navedeno može biti jedan od razloga zbog kojih je i zamro rad na projektu PostgreSQL OpenCL dodatka koji je pre par godina pokrenuo lavinu istraživanja na temu mogućnosti primene masovno paralelizovanih grafičkih podsistema sa OpenCL-om za rad u bazama podataka. Kako je OpenCL na novijim generacijama Android OS napredovao, odgovor na ključno pitanje hipoteze je potražen van okvira eksperimentalnog sistema kroz testiranje Samsung Galaxy Note 4 smart telefona (koji koristi istu generaciju, samo naprednijih 8-jezgarnih Exynos 5433CPU sa Mali-T760 MP6 GPU) i njegovo poređenje sa Odroid-XU4 SoC pod alfa razvojnom verzijom Android 4.4.4. operativnog sistema. Sprovedeni su OpenCL testovi čije rezultate u odnosu na performanse drugih CPU/GPU i PC serverskog sistema dajemo u tabelama 12 i 13 a potvrđeni su navodi dati u radu „Energy efficient HPC on Embedded SoCs: Optimization Techniques for Mali GPU“ [146].

Po završetku testiranja izvršeno je poređenje performansi koje za iste radne zadatke postižu rešenja koja se oslanjaju samo na GPGPU ili CPU obradu. Treba napomenuti da je kompanija Google u Android 4.x verziji operativnog sistema protežirala upotrebu sopstvenog RenderScript unifikujućeg softverskog frameworka za akceleraciju operacija kombinacijom GPU i CPU obradnih kapaciteta i onemogućila podršku za OpenCL.

CompuBench – RenderScript 2.0.7 (CPU+GPU)	Samsung Galaxy Note 4(SM-N910C) Sam.Exynos 5433 8-Core ARM Cx-A53/57 & Mali-T760 MP6, 3GB LPDDR3	*Odroid XU3, Sam. Exynos 5 8-core - ARM Cortex A15/A7 - ARMv7, GPU ARM Mali-T628 MP6, 2GB RAM	Odroid XU4, Sam. Exynos 5 5422 8-core CPU - ARM Cortex A15/A7 - ARMv7, GPU ARM Mali-T628 MP6, 2GB LPDDR3	*Samsung Galaxy Note5 (SM-N920x) Sam. Exynos 7 Octa Cortex A53/A57 - ARMv8 ARM Mali-T760 MP8, 4GB LPDDR3	*Samsung GalaxyS7 edge, Qualcomm Snapdragon 820 ARM 4-core CPU 2,1GHz, GPU Qualcomm Adreno 530, 4GB RAM
Computer Vision: Face detection	4,332 MPixel/s	3,997 MPixel/s	4,364 MPixel/s	4,622 MPixel/s	3,664 MPixel/s
Physics: Particle Simulation - 4k	26,945 MInteractions/s	25,508 MInteractions/s	25,870 MInteractions/s	41,297 MInteractions/s	19,081 MInteractions/s
Throughput: Fractal - Julia set	31,35 MPixel/s	28,063 MPixel/s	29,09 MPixel/s	34,171 MPixel/s	170,83 MPixel/s
Throughput: Ambient Occlusion	0,9927 MPixel/s	0,765 MPixel/s	0,7679 MPixel/s	1,071 MPixel/s	5,336 MPixel/s
Graphics rendering SMP: Provence	0,4958 MPixel/s	0,483 MPixel/s	0,4862 MPixel/s	0,549 MPixel/s	0,313 MPixel/s
Image Processing: Gauss Blur	22,3 MPixel/s	10,291 MPixel/s	10,38 MPixel/s	25,675 MPixel/s	68,3 MPixel/s
Image Processing: Gauss Blur (Intrinsic)	98,82 MPixel/s	13,623 MPixel/s	13,78 MPixel/s	110,557 MPixel/s	74,753 MPixel/s
Image Processing: Histogram equalization	32,009MPixel/s	11,118 MPixel/s	11,27 MPixel/s	30,446 MPixel/s	53,642 MPixel/s

* Rezultati performansi drugih navedenih uređaja su preuzeti sa websajta compubench.com

Tabela 12. Pregled RenderScript (CPU+GPU) performansi sistema pod Android OS.

Google-ov RenderScript stavlja energetska efikasnost tj. potrošnju energije ispred sirovih performansi. U konkretnom slučaju za ARM Cortex A15 SoC protežirano je rešenje zbog koga nije bilo moguće primeniti CompuBench – OpenCL Mobile skup benchmark alata, a što neminovno dovodi do nižih performansi na testovima. Već novije verzije Android operativnog sistema i novije generacije GPU i SoC rešenja koje podržavaju OpenCL 1.2 su otključane za korišćenje Native OpenCL aplikacija. Zbog toga je u tabeli 13. dato rešenje aktuelnih mobilnih SoC sistema i Samsung Galaxy Note 4 platforme koja najbliže može da dočara potencijale GPU podsistema aktuelne Odroid-XU4 platforme, dok će se sa druge strane nezvanično najavljena XU5 platforma oslanjati na Note 5 SoC.


CompuBench – OpenCL 1.5.1 Mobile/Desktop	Samsung Galaxy Note 4(SM-N910C) Samsung Exynos 5 5433 8-Core ARM Cx-A53/57 & Mali-T760 MP6 - OpenCL 1.2 FP, 3GB LPDDR3	*Samsung Galaxy Note5 (SM-N920x) Sams. Exynos 7 7420 8-Core ARM Cx- A53/A57 - ARMv8 & Mali-T760 MP8 MP6 - OpenCL 1.2 FP , 4GB LPDDR3	*Samsung GalaxyS7 edge, Qualcomm Snapdragon 820 4-Core CPU ARMv8 2.1GHz, GPU Qualcomm Adreno 530- OpenCL 1.2 FP (2.1) , 4GB LPDDR4	PC Server, AMD 6-core Phenom 2 / Opteron 64bit 2.8GHz, GPU AMD/ATI Radeon HD6850 1GB PCE 2.1 - OpenCL 1.2 FP (2.0) , 8GB DDR3- 1600 GPU OpenCL	PC Server, AMD 6-core Phenom 2 / Opteron 64bit 2.8GHz, GPU AMD/ATI Radeon HD6850 1GB PCE 2.1 - OpenCL 1.2 FP (2.0) , 8GB DDR3- 1600 CPU OpenCL
Computer Vision: Face detection	2,654 MPixel/s	3,177 MPixel/s	1,626 MPixel/s	14,498 MPixel/s	5,448 MPixel/s
Physics: Particle Simulation - 32k Mobile 64k Desktop	195,1 MInteractions/ s	261,96 MInteractions/ s	193,731 MInteractions/ s	183,335 MInteractions/ s	19,396 MInteractions/ s
Throughput: Fractal - Julia set	111,7 MPixel/s	164,77 MPixel/s	494,359 MPixel/s	-	-
Throughput: Ambient Occlusion	8,653 MPixel/s	12,463 MPixel/s	72,389 MPixel/s	-	-
Graphics rendering SMP: Provence	0,8665 MPixel/s	1,191 MPixel/s	1,421 MPixel/s	-	-
Image Processing: Gauss Blur	77,47 MPixel/s	109,307 MPixel/s	197,219 MPixel/s	-	-
Image Processing: Histogram equalization	261,5 MPixel/s	346,604 MPixel/s	309,34 MPixel/s	-	-

* Rezultati performansi drugih navedenih uređaja su preuzeti sa websajta compubench.com

Tabela 13. Pregled više platformskih OpenCL performansi sistema na heterogenim Android i Windows OS baziranim sistemima.


5.4 Inicijalna analiza rezultata

Kako je arhitektura (framework) primenjenog BigData sistema zasnovana na bazi Hadoop-a i Spark-a, a sprovodi se na Java virtual mašinama analizirana je brzina izvršavanja Java *koda* primenom baterije sintetičkih testova (čiji rezultati se mogu videti u tabeli 10.)




Ilustracija 68. Test Java performansi

Iako se Java SciMark v2.0 testovi izvršavaju kao jednonitne (single-tread) aplikacije teško se mogu opravdati slabe performanse ARM Cortex A7 (small) jezgara u ODROID-XU4, posebno ako se ima u vidu da Raspberry Pi 2 ARM Cortex A7 SoC jezgra rade na 40% manjem radnom taktu.




Ilustracija 69. Test 7-Zip performansi

Sa druge strane performanse ODROID-XU4 ARM Cortex A15 SoC jezgara dolaze do izražaja na zahtevnim kompresionim testovima i dostižu 1/3 performansi PC serverskih 6-jezgarnih 64bit x86 CPU-a uz angažovanje tek 1/30 električne energije. U ovim operacijama ARM Cortex je deset puta energetski efikasniji po jedinici MIPS-a. Na ilustraciji 70. je predstavljen odnos kompresionih performansi po 7zip algoritmu s obzirom na angažovanu električnu energiju.




Ilustracija 70. Performanse po Watt-u za 7-Zip kompresiju

Slična situacija se ponovila i u nizu drugih kompresionih testova samo što je u njima ARM Cortex-A53 CPU u Raspberry Pi 3 odneo prevagu u odnosu na Raspberry Pi 2 po pitanju performansi.




Ilustracija 71. LZMA kompresija

Pod ključne kategorije spadaju i performanse u radu sa disk podsistemom koje se mogu videti na ilustraciji 72. S obzirom da se svakim danom povećava uticaj rešenja koja teže da se izvršavaju u RAM memoriji (tzv. In-Memory operacije) na ilustraciji 73. je predstavljen test performansi operacija kopiranja memorijskih polja brojeva sa pokretnim zarezom.




Ilustracija 72. IOzone - Disk Test: Write Performance – brzina upisa na disk



Ilustracija 73. RAMspeed SMP v3.5.0 – kopiranje polja brojeva sa pokretnim zarezom

Na testu performansi rada sa skladišnim podsistemom po IOzone v3.405 4GB disk (tabela 10.) i pored više ponavljanja testova dobija se veliki rezultat, što ukazuje na anomaliju RAID SATA 3 sistema na serveru. Nerealno je da set RAID5 diskova čak i sa 4 strip diska može da postigne 4172,77 MB/s tj. 4,1GB/s za operacije čitanja fajla od 4GB.

Ako pođemo od pretpostavke da svaki od 3,5“ 7200rpm hard diskova može dostići 130-140MB/s u operacijama sekvencijalnog čitanja, pri čemu RAID kontroler radi u idealnim uslovima postićući maksimalno 4x performanse pojedinačnog diska, ukupna suma sekvencijalnih performansi ne bi trebalo da bude veća od 480-500MB/s. Iz tog razloga je neophodno razmotriti i rezultate dobijene u tabeli 8. primenom Linux dd komande koji daju mnogo primerenije rezultate.



Ilustracija 74. Performanse čitanja i upisa na disk dd Linux komanda za blok veličine prema tabeli 8.

6. Prezentacija i analiza rezultata istraživanja

Pre nego što započnemo sa predstavljanjem dobijenih rezultata, na trenutak ćemo se vratiti na primenjeni BigData sistem kako bi bolje predstavili potrebu za detaljnom analizom memorijskih, disk i performansi sistemske magistrale kao osnove za njegov rad.

Rešenja bazirana na unutar memorijskoj obradi podataka su prevladala u oblasti distribuiranih sistema od momenta kada je Apache Spark 2014. godine postavio rekord u *Daytona Gray Sort 100TB Benchmark* takmičenju [147] sortirajući 100 TB za 1.406,00 sekundi na 207 Amazon EC2 2.8xlarge node-a (što je bilo bolje vreme sa efektivno 10 puta manje serverskih nodova u odnosu na rezultat Hadoop klasičnog MapReduce klastera kompanije Yahoo iz 2013. godine). Pored klasičnog disk baziranog pristupa u oblasti relacionih DBMS sistema In-memory oblik rada je preuzeo primat i kod NoSQL i BigData distribuiranih sistema. Maksimalni postignut rezultat od 3,14..4,27 TB/min tj. 52..71,1GB/s jasno oslikava limit memorijskog propusnog opsega primenjenih Intel Xeon E5-2670 CPU-a [148].

Apache Spark u Hadoop DFS arhitekturi efektivno menja klasični MapReduce (ilustracija 22.) pružajući mogućnost ovoj distribuiranoj platformi da odgovori na zahteve sve bržih klijenata (ilustracija 48.).

Spark se izvršava na postojećem Hadoop distribuiranom file sistemu, obezbeđuje mu dodatni In-Memory framework za ubrzavanje operacija, kao i mogućnost horizontalnog povezivanja sa drugim podkomponentama kao što je Hive i dr. Pored toga u stanju je da komunicira sa HDFS i NoSQL Cassandra, Hbase bazama S3 skladištima podataka. Još jedna od zanimljivosti je da Spark uvodi interaktivnost upitnih RDMS-a, čime završava kratku eru tradicionalni batch obrada koje je na velike sisteme vratio Map/Reduce model.

Kako se model primenjen u radu sastoji od malih SoC sistema skromnih kapaciteta RAM i disk memorije, pokretanje BigData benchmarka ne bi pružilo pravu sliku koju bi dala dubinska analiza potencijala koje ovi sistemi nude i koji će vremenom tek doći do izražaja.

Polazna osnova za izbor modela bila su istraživanja [149] u kojima je analizirana mogućnost primene i skaliranje broja *small nodes* sistema za HPC primenu. Pored navedenog pošlo se od zahteva za minimalnim brojem nodova da bi se jedna nit distribucione file-sistem raspodele mogla vršiti na pojedinačnom nodu.

Kako je usvojeni model razvijen kao 4-nodni BigData sistem (za razliku od 64-nodnog Iris-Pi sistema) očekivalo se da će njegove performanse biti male, što je potvrdilo testiranje DFSIO-E testa (HiBench benchmark) koji je dao oko 7,2 MB/s za čitanje i oko 3,1MB/s za upis. Mora se imati u vidu da se kod Hadoop sistema sa samo 4 noda javlja problem pruzrokovan činjenicom da se dve ili više distribucione niti neminovno izvršavaju na jednom istom nodu. Što znači da se istovremeno izvršavaju Map i Reduce taskovi čime se obaraju performanse ne samo po nodu već i celokupnom sistemu. Hadoop je optimizovan tako da svoj potencijal i prednosti pokazuje tek sa povećanjem tj. na velikom broju nodova. Sa druge strane samo 1GB raspoložive RAM memorije je limitirajući faktor onoga što se može

očekivati od Apach Spark-a (za njegove potrebe je alocirano po 768MB RAM memorije na svakom od nodova). Upravo sva ta ograničenja čine razvijeni small-nodes SoC Big Data sistem idealnim za istraživanje mogućnosti primene koja podrazumeva pred obradu i rasterećenje Big Data /NoSQL/RDMS sistema.

U radu se pošlo od pretpostavke da bi pred obrada primenom nekog od kompresionih algoritama (u realnom vremenu) ubrzanih hardverskom akceleracijom kroz softversku arhitekturu (framework za podršku heterogenim masovno paralelizovanim hardverskim resursima) mogla da svede tok senzorskih podataka sa nekoliko desetina ili čak stotina MB/s na tek par MB/s i tako ih učini prihvatljivim za obradu na malom SoC baziranom Big Data sistemu.

Kako je rad sa Apach Spark podsistemom pokazao 15 – 20 puta bolje rezultate nego rad sa klasičnim Hadoop Map/Reduce može se preporučiti njegova primena, ali Hadoop rezultat od 7,2 / 3,1MB/s će biti zadržan kao gornja granica propusnog opsega koji Big Data sistem može da obradi u prijemu podataka.

Nakon toga su sprovedene sesije testiranja raznih kompresionih algoritama da bi se pronašlo rešenje koje uz minimalno opterećenje SoC pred obradnog podsistema obezbeđuje kompresiju primljenih podataka senzorskih AD konverzija čiji krajnji propusni opseg (throughput) nije veći od 3,1 MB/s.

Primenom paralelizovanog multi-bitnog Zip algoritma (tabela 7.) dobijen je rezultat po kome je Raspberry Pi 2 u stanju da kompresuje log fajl brzinom od oko 4,862 MB/s postićući pri tome stepen kompresije od 1:11. Pod istim kriterijumima Raspberry Pi 3 i ODROID-XU4 postižu 7,572 tj. 13,425 MB/s sa istim stepenom kompresije.

Na osnovu toga može se zaključiti da je na njima moguća pred obradna kompresija koja bi u realnom vremenu mogla da prevodi ulaznih do 7,5 tj. 13,4 MB/s u približno 0,75 do 1,5MB/s izlaznog toka (streama) kompresovanih log fajl podataka ka SoC BigData sistemu, koristeći pri tome ne više od 20Mbps mrežnih resursa SoC BigData LAN mreže.


Ovo je idealan scenario jer bi SoC pred obradni sistemi bili potpuno angažovani samo na poslovima kompresije i slanja podataka.

6.1 Prikaz i analiza rezultata istraživanja

Da bi se ostvarila uspešna primena modela u zahtevnim scenarijima (kao što je priprema podataka dobijenih iz IoT/senzorskih mreža za BigData sisteme), istraženo je nekoliko ključnih oblasti vezanih za brzine memorijskih operacija, rad sa disk podsistemom i brzine tj. performanse OpenCL softverskih obrada na SoC/PC sistemima.

Brzina izvršavanja bilo kog algoritma za obradu tj. kompresiju ili sortiranje podataka direktno zavisi od brzine kojom će ova operacija biti procesirana u radnoj RAM memoriji, a u kojoj se često pored Big Data sistema nalaze i kompletne particije shema tabela RDBMS sistema (In-Memory). Ovakav razvoj događaja ne treba da čudi ako uzmemo u obzir performanse, cenu i kapacitet trenutno raspoložive RAM memorije u odnosu na klasične disk bazirane tehnologije.

Na ilustraciji 75. predstavljen je grafikon dobijen analizom performansi SoC sistema u radu sa objektima različite veličine u RAM memoriji uz primenu Memory Speed testova za 64bitni *Duble* format podataka, za funkciju kopiranja ($x[m]=y[m]$) polja brojeva.




Ilustracija 75. Uporedni prikaz performansi čitanja RAM-a, različitih SoC i PC sistema.

Na ilustraciji 75. pored razlike u brzini tj. memorijskom propusnom opsegu mogu se videti i performanse višestepenog CPU keš memorijskog dizajna u upotrebi. Na PC serveru je pokrenuta 64bitna OpenMP benchmark verzija ali bez max tread=4/8, tako da su dobijeni rezultati single (dual) core kompatibilni.

ARM Cortex A53 iz Raspberry Pi 3 karakteriše ujednačenost performansi sve do operacija sa veličinama blokova podataka većim od 512kB. Što se može pripisati lošoj optimizaciji *koda* u OS-u za ovaj procesor, mada se mogu očekivati bolje performanse kada se *kod* dodatno optimizuje za ARM v8 64bitnu arhitekturu. Sa druge strane ARM Cortex A15 iz ODROID-XU4 se u 1MB blokovima izjednačio sa performansama serverskog sistema koji radi na znatno većem radnom taktu sa sistemskom i CPU keš memorijom, većih brzina i kapaciteta.

ARM Cortex A53 iz Raspberry Pi 3 i ARM Cortex A15 iz ODROID-XU4 su u stanju da zadrže relativno visoke performanse čitanja (kopiranja sadržaja) memorijskih polja sve do blokova memorije veličine 512kB tj. 1MB. Obezbeđujući pri tome više od 2,5GB/s kod Pi 3 tj. 3,7GB/s kod ODROID-XU4. Ako tome dodamo činjenicu da In-Memory operacije kao i OpenCL/Renderscript masovno paralelizovane heterogene softverske arhitekture se direktno izvršavaju u RAM memoriji, optimalan izbor veličine radnog bloka prilagođen u skladu sa rezultatima (ilustraciji 75.) može dovesti do povećanja performansi više od četiri puta.

Kao primer može poslužiti OpenCL koji je na ARM Mali T600/T700 GPU u SoC sistemima implementiran tako da obezbeđuje Kernelu direktan pristup globalnoj memoriji [150].



Ilustracija 76. OpenCL preporučen princip alokacije zajedničkog radnog buffera u globalnoj memoriji.

Služeći se prednošću SoC integracije CPU/GPU, a često i RAM podsistema ovo rešenje donosi prednost zajedničke sistemske magistrale što nije slučaj kod PC rešenja gde je glavni limiter OpenCL/CUDA, HMPS arhitektura, PCI-Express magistrala i limitiranost pristupa GPGPU-a sistemskej RAM memoriji. Analizom OpenCL performansi ARM Mali T628 GPU-a u okviru ODROID-XU4, primenom OpenCL C++ *koda* (dodatak 4.) testirane su performanse prenosa vektora veličine 1M elemenata (int32) između dva OpenCL memory objekta korišćenjem `clCreateBuffer` funkcije, pri čemu je prenos obavljan u radnoj tj. globalnoj memoriji. Više puta ponovljeno testiranje je za graničnu vrednost od 1M int32


elemenata vektora dalo rezultat od 1,89-1,987ms. Što znači da je iz OpenCL-a moguće prenositi vrednosti iz jednog u drugi vektor brzinom od ~500-520 miliona int32 vrednosti u sekundi što je >2GB/s (OpenCL kod za prenos vrednosti vektora je dat u dodatku 4.) Prava prednost OpenCL dolazi do izražaja tek primenom u masovno paralelizovanim obradama, što se može videti na primeru prikazanom u tabeli 13. i ilustraciji 37.

Na osnovu svega navedenog može se zaključiti da je glavni limitirajući faktor porasta performansi količina i brzina globalne tj. systemske memorije, pošto GPGPU podsistem sa OpenCL/Renderskript-om u konkretnom slučaju može da poveća performanse sistema samo do nivoa limitiranog sistemskim performansama memorije, magistrale i sopstvenih kapaciteta.

Rasterećenje CPU podsistema je moguće preuzimanjem od strane GPGPU-a poslova analitike senzorskih vrednosti kroz: FFT analize, grupisanje u segmente po kriterijumu maske k-NN najbližih suseda ili primenu OpenCL ubrzanih In-Memory kompresionih algoritama (Gzip). Time je moguće značajno ubrzanje performansi obrade podataka kao i rasterećenje Big Data i DBMS velikih NoSQL i/ili OLTP transaktivnih opterećenja. U tabeli 9. prikazani vektorizovani (SIMD) masovno paralelizovani kompresioni sistem je i pored ograničenja (zbog veličine fajla morao je da radi sa diskom van okvira radne memorije) postigao deset puta veće ubrzanje u odnosu na prvobitne systemske kompresione algoritme.

Kao što je pokazao kompresioni test nad log fajlom od 3,2GB (tabela 9.) pre ili kasnije opseg i količina podataka koje treba obraditi prevazilaze veličinu raspoložive radne memorije, nakon čega brzina izvršavanja operacija prvenstveno zavisi od propusnog opsega najslabije karike u sistemu. Što je nakon magistrale podataka po pravilu disk tj. smeštajni (storage) podsistem. Sama istorija baza podataka nam pokazuje načine, metode i rešenja koja su IT naučnici i inženjeri pronalazili sa ciljem da se optimizuje i ubrza rad sistema. Iskorak je napravljen sa *Solid State* disk tehnologijom, a današnji razvoj i potreba za performansama neminovno vode ka primeni In-Memory rešenja.

Kod ARM SoC sistema ključna prednost je on-chip integracija procesora, systemske magistrale, GPU i memorijskog kontrolera (često i određene količine RAM memorije). Što u odnosu na PC svet često znači manje latencije, mogućnost bržeg pristupa uz značajnu energetska uštedu u realizaciji ulazno/ulaznih operacija. Prateći performanse sistema po pitanju propusnog opsega magistrale za blokove podataka različitih veličina, kreiran je grafikon (ilustracija 75.). Na kome se vidi porast performansi koji donose novi ARM v8 Cortex A53 i nešto starija ARM v7a Cortex A15 „big.LITTLE“ tehnologija (u odnosu na ARM Cortex A7). Sa druge strane PC serverske performanse koje su se u testu pokazale kao znatno veće, imaju niz negativnih faktora (koji se ne vide u rezultatima) kao što su kašnjenje-latencija, energetska potrošnja zasebnog sistema memorijske i PCI Express magistrale i sl.



Ilustracija 77. Uporedni prikaz performansi sistemske magistrale različitih SoC i PC sistema


Poredeći dobijene rezultate sa rezultatima ranije prezentovanih testova i merenja može se zaključiti da SoC platforme kao što su Raspberry Pi 3 i ODROID- XU4 poseduju potencijal i raspoložive kapacitete za prenos i obradu blokova podataka proizvoljnih veličina, brzinom od oko 2GB/s. Ukoliko su blokovi manji od 512KB kod Raspberry Pi 3 i 1MB kod ODROID-XU4 moguće je iskoristiti raspoloživi propusni opseg od 3,2GB/s za Pi 3 tj. 4,2GB/s kod ODROID-XU4. U ovom trenutku ove performanse još uvek nisu na nivou PC desktop ili serverske magistrale, ali zato mogu pružiti manje latencije i znatno veći stepen energetske efikasnosti. Stoga se može reći da je adekvatan izbor veličine radnih blokova u memoriji ključni faktor za poboljšanje performansi.

Što se tiče storage tj. disk podsistem (ako izuzmemo mrežne i konekcione protokole) on je kroz višedecenijski razvoj računara bio i ostao najsporija interna karika u obradnom podsistemu. U poglavlju 1.4.2. su izloženi pravci, a na ilustraciji 46. dat je uporedni prikaz performansi koje u odnosu na klasične disk tehnologije donose rešenja zasnovana na NAND

memorijskim čipovima koji čine srce SSD („solid-state drive“) diskova. Kako za potrebe testiranja nije bilo moguće obezbediti neki od NVMe PCIe-baziranih SSD uređaja sa ili bez MS SQL Server/Oracle In-Memory RDMS sistemom na njima, pribeglo se proizvođačkim specifikacijama i/ili online testovima da bi se dobila predstava o njihovom potencijalu.

U razvijenom modelu PC server raspolaže sa u RAID5 uvezanim klasičnim SATA 3 hard diskovima što mu daje 2x bolje i ujednačene performanse za čitanje i upis od single disk sistema (ilustraciji 74.). Na ODROID-XU4 sistemu se nalazi eMMC v5.0 kontroler i kartica kapaciteta 64GB, a na kartici se nalazi jedan Samsungov NAND (flash) memorijski čip koji je moguće naći i na SSD diskovima. Za razliku od diskova ovde je obezbeđen samo jedan kanal prenosa prema eMMC kontroleru. I pored ovog ograničenja eMMC kartica obezbeđuje 139MB/s za upis i 85 MB/s za čitanje blokova veličine 8MB na *dd* testu što je znatno bolje od klasičnih hard diskova. Sa druge strane μ SD kartice u UHS-1 klasi ne postižu više od 36/20,5 MB/s na USB 3.0 magistrali. Dok je kod Raspberry Pi sistema sa njihovim USB 2.0 Ethernet hostom izmereni propusni opseg μ SD kartica manji od 24MB/s.

Ako pretpostavimo da će se u nekom trenutku javiti potreba da softver iz *In-Memory* (OpenCL, Renderscrip, CUDA, ApacheSpark i sl.) režima rada mora nešto da snimi ili pročita sa internih smeštajnih kapaciteta (diskova ili kartica) neophodno je dublje poznavanje karakteristika smeštajnih podsistema u zavisnosti od veličine memorijskih blokova (sa kojima će se raditi) kao i performansi koje sistem može da obezbedi za određeni broj repetativnih radnji istog tipa. Stoga su na ilustraciji 78. predstavljeni rezultati Linux *dd* komande za upis različitih veličina blokova podataka na diskove sa jednim ponavljanjem *count=1* u 5 do 7 iteracija (dok je za veličine blokova za koje se pokazalo da predstavljaju prelomne ili optimalne veličine primenjen *count=1024* sa ciljem minimizacije greške) sa ciljem dobijanja što verodostojnije slike stanja performansi diska. Kao merilo za određivanje veličine blokova uzet je kriterijum obima podataka koje u modelu primenjeni AD konverteri proizvode po jednom prijemnom kanalu u sekundi. Dobijeni rezultati pokazuju da na SoC sistemima (Raspberry Pi2, Pi3 i ODROID-XU4) bez obzira na malu latenciju μ SD i eMMC diskova (kartica) treba izbegavati korišćenje blokova veličina manjih od 128kB. Dok je za Raspberry Pi sistem preporuka da blok ne bude manji od 512kB i veći od 2 odnosno 4MB kako bi se obezbedio optimalan propusni opseg upisa na disk. Kod ODROID-XU4 primena većih blokova od 2 tj. 4MB za upis ne smanjuje performanse.



Ilustracija 78. Performanse upisa na disk Linux *dd* komandom

Sama po sebi ilustracija 78. ne daje odgovor na pitanje kako je moguće da SoC sistemi sa znatno manjim CPU performansama u Database benchmark (tabela 10.) testu za SQLite v3.8.10.2 DBMS *Timed SQLite Insertions* operacije upisa, daju vremena: 76,81/83,03 sekunde za Raspberry Pi2/Pi3; 29,72 sekunde za ODROID-XU4 i čak 567 sekundi (SE +/- 17,41) za PC server, što predstavlja za red veličine lošije performanse klasičnog PC servera u odnosu na SoC. Ove razlike se tu ne zaustavljaju, tako PC server nakon 63x bržih performansi čitanja podataka u PostgreSQL RDBMS *pgbench v9.4.3 Scaling: On-Disk - Test: Heavy Contention - Mode: Read Only* na drugom testu gde se kombinuje čitanje i upis *pgbench v9.4.3 Scaling: On-Disk - Test: Heavy Contention - Mode: Read Write* (kod za kreiranje i pokretanje PostgreSQL Benchmarka dat je u dodatku 2.) smanjuje prednost sa više od 30 puta na tek nešto više od 2,2 puta u odnosu na ODROID-XU4. Pri tom se ne sme gubiti iz vida da je ODROID *single board* računar veličine kreditne kartice sa potrošnjom od 12W i cenom nižom od 1/30 PC servera.

Odgovor na ovo pitanje leži u optimalnoj kombinaciji SoC sistema gde CPU, memorija i disk podsistem koriste zajedničku magistralu male latencije. Na ove prednosti se oslanja primenjeni model jer se mora imati u vidu da softver može izvući maksimum samo u okviru granica koje mu na raspolaganje ostavlja hardverska platforma i primenjena arhitektura.

6.2 Ocena predloženog modela arhitekture

Prikazani model arhitekture je obezbedio sponu između IoT uređaja i senzorskih mreža sa jedne i BigData sistema sa druge strane, dokazujući na taj način da je moguća integracija i povezivanje brzih i razgranatih senzorskih mreža sa velikim sistemima baza i skladišta podataka. Pred obradom posredstvom mikrokontrolera i SoC računara u usvojenom modelu su očitavane vrednosti (analogno digitalnih konverzija) senzorskih sistema brzinama većim od milion transakcija u sekundi. Ovaj obim transakcija bi direktnim vezivanjem na BigData sisteme prevazišao mogućnosti i kapacitete velikog broja postojećih rešenja, a predstavljao bi ozbiljan izazov i za najbrže In-Memory bazirane sisteme.

U praksi usvojeni model arhitekture je pokazao svu zahtevnost koju samo jedan brži analogno digitalni konverter sa 1-1,45 miliona uzoraka u sekundi može da postavi pred sisteme, koji treba da ga prate i beleže njegova merenja. Sa druge strane testiranje klasične PC desktop i serverske tehnologije je pokazalo da su potrebni enormni kapaciteti da bi se uopšte mogli pratiti ovakvi izvori podataka.

Predloženo i uspešno realizovano rešenje donosi značajne ekonomske i energetske uštede jer iz pred obrade uklanja potrebu za PC serverskim sistemima. Sa druge strane rezultat njihove obrade je sintetisan i kompresovan log fajl (NoSQL) ili pred obrađena i analizirana ključna veličina koju BigData i veliki RDMS sistemi mogu lako da obrađuju i analiziraju. U konkretnom primeru umesto da serverski sistem troši mrežne resurse za prijem i procesorske resurse za naknadnu kompresiju log fajla od 3,2GB sa efikasnošću od 35,56 MIPS-a po 1W utrošene električne energije, isti posao u pred obradi može da obavi SoC sistem sa 300 do čak 410 MIPS-a po 1W smanjujući pri tome i zahtev za mrežnim resursima za preko dvanaest puta.

Primena energetske efikasne, heterogenih, masovno paralelizovanih SoC hardverskih platformi, uz podršku softverske aplikativne arhitekture (poput OpenCL) za unifikovan rad i pred obradu sa kapacitetom preko 2GB/s se pokazala izvodljivom. Na taj način In-Memory obradom se može smanjiti uticaj uskog grla koje predstavljaju smeštajni podsistemi.

Model je pokazao da sa SoC baziranom pred obradom milioni transaktivnih zahteva senzorskih i IoT mreža se mogu svesti na obim prihvatljiv čak i za skromne, energetske efikasne SoC bazirane „small data“ nodove Big Data sistema.

Korak dalje predstavlja uvođenje ekstremno malog „small data“ Big Data sistema baziranog na četiri Raspberry Pi 2 SoC računara na koje je instaliran Hadoop DFS i Apache Spark sistem za In-Memory Big data obradu. Skromnih performansi, propusnog opsega od 7/3MB/s za Hadoop i oko 100- 150MB/s za Apache Spark ovaj small nodes Big Data sistem se pokazao dovoljnim za prijem i smeštanje pred obrađenih miliona u sekundi IoT/senzorskih vrednosti uz ukupnu potrošnju ne veću od 9W.

7. Zaključak

U sprovedenom istraživanju uspešno je uspostavljen model arhitekture informacionog sistema, koji može da obezbedi skalabilnost neophodnu za primenu Big Data sistema u sve zahtevnijim i bržim senzorskim i IoT okruženjima. Razvijena i primenjena softversko – hardverska arhitektura je pokazala da je moguće uspostaviti energetske efikasno rešenje sa dovoljnim obimom performansi uz primenu heterogenih, masovno paralelizovanih SoC računara i neku od softverskih aplikativnih arhitektura koje podržavaju HMP rad. Primenom adekvatne metodologije sprovedene na nivou optimizacije same arhitekture sistema, moguće je za red veličine smanjiti zahtevnost sistemskih ulaza i rasteretiti velike sisteme baza i skladišta podataka. Ovo rasterećenje nastalo uvođenjem SoC pred obrade, obezbeđuje velikim sistemima veće performanse ali i kapacitet za smeštanje i dalju obradu.

Istraživanje je dalo potpune i jasne odgovore na četiri ključna pitanja:

Moguća je i preporučljiva primena unifikovane softverske arhitekture (framework) za podršku HMP poput OpenCL, CUDA-e, Renderscript-a i sličnih na raznorodnim, hardverskim, heterogenim, masovno paralelizovanim sistemima kao što su SoC računari, mobilni, smart, tablet uređaji, klasični PC desktop/serveksi (CPU i GPU) sistemi, FPGA IC kola i razvojni sistemi.

Istraživanje je pokazalo da primena navedenih softverskih platformi obezbeđuje direktan porast performansi sistema baza i skladišta podataka, namenjenih za Big Data - IoT primenu kroz rasterećenje obradnih kapaciteta i uštedu neophodnih resursa.

Postizanja bolje energetske efikasnosti uz istovremeno zadržavanje nivoa performansi sistema je možda najznačajnije dostignuće. Istraživanje je pokazalo da je moguće zadržati neophodan nivo performansi kroz uštede energije koje su za ceo red veličine veće u odnosu na postojeća rešenja.

Pred obrada brzih senzorskih tokova podataka na energetske efikasnim SoC sistemima (sa potrošnjom manjom i do 100 puta u odnosu na PC servere) je ključna za energetske efikasniju obradu podataka. Sa druge strane njihova pred obrada može obezbediti pokazatelje za analitiku u realnom vremenu budućih bržih i zahtevnijih IoT sistema.

Istraživanje je pokazalo da je moguća portabilnost softverskog *koda* u okviru otvorenih standarda za podršku masovno paralelizovanim, heterogenim sistemima kao što je OpenCL. Ova portabilnost koda donekle briše granice između raznorodnih sistemskih platformi zasnovanih na CPU, GPU, FPGA i drugim rešenjima. Pri tome se mora voditi računa o specifičnostima i stepenu podrške svakog od sistema primenjenim funkcijama i bibliotekama.

Na osnovu svega navedenog možemo reći da je istraživanje uspešno dokazalo osnovnu hipotezu rada: *da je primenom unifikovane softverske arhitekture poput OpenCL i odgovarajućih metoda moguće obezbediti porast performansi velikih sistema baza i skladišta podataka (Big Data) Data centara uz istovremeno poboljšanje energetske efikasnosti.*

Primena OpenCL i angažovanje GPU (ili FPGA) podsistema na poslovima pred obrade, kompresije i/ili analitike podataka donosi višestruko povećanje performansi obrade (koje u nekim slučajevima prelaze i jedan red veličine) uz povećanje potrošnje koja ostaje u granicama radnog okvira sistema.

Sa druge strane skalabilnost rešenja zasnovanog na 4x Raspberry Pi 2 računarima direktno govori u prilog zaključku da bi primena SoC sistema mogla doneti dodatne energetske uštede. Primera radi ako bi se na bazi ODROID-XU4 SoC računara razvilo rešenje sa 32 klasterizovana čvora, dobile bi se 10-15 puta veće CPU performanse u odnosu na aktuelna PC serverska rešenja (sa 8-jezgarnim Intel i7/Xeon E5 CPU-om bez GPGPU akceleracije) uz potrošnju električne energije manju od 400W/h


Prezentovani rad i sprovedeno istraživanje su dali potvrđan odgovor na svih sedam podhipoteza:

H1: Softversku aplikativnu arhitekturu kao što je OpenCL je moguće primeniti za rešavanje uobičajenih računarskih obrada uz dobitak na performansama, što je pokazano na primeru pred obrade i kompresije log fajlova.

H2: Moguće je unifikovati operacije na hardverskim i softverskim heterogenim, masovno paralelizovanim sistemima primenom standardizovane aplikativne arhitekture. Dovoljno je reći da je primenjeni kompresioni algoritam portovan sa FPGA platforme (gde je OpenCL *kod* razvijen) na CPU i GPGPU.

H3: Primenom odgovarajućih metoda moguće je postići ubrzanje nekih standardnih operacija u okviru RDMS-OLTP i multidimenzionalnim MOLAP bazama podataka.

Odgovor na ovo pitanje već je dat od strane vodećih kompanija u oblasti RDBMS-a kao što su Oracle [151], Microsoft [152], [153] i drugi, tranzicijom na In-Memory strukture podataka i uvođenjem pred kompajliranja funkcija i SQL komandi u C++ kodu sa podrškom za SIMD. Pionirski radovi na PostgreSQL OpenCL rešenju su zamrli, ali je nastavljen rad na PG-Strom ekstenziji koja posredstvom CUDA platforme (koja podrazumeva korišćenje GP-GPU podsistema kompanije nVidia) prebacuje intenzivni CPU workload na GPU jedinice iskorišćavajući na taj način kapacitete masivno paralelizovane GPU arhitekture. U konkretnom primeru primenjene metode nisu u klasičnom smislu programski *kod* koji se interpreterski izvršava u okviru RDBMS-a već se kompletna RDBMS platforma tj. njen izvršni *kod* optimizovan za paralelizovan rad izvršava na GP-GPU sistemima, čime se obezbeđuje porast performansi. Proizvođač [154] navodi da prednosti ovog dodatka dolaze do izražaja kada je potrebna istovremena masivna obrada velike količine numeričkih operacija. Sam koncept rada PG-Strom-a kao trenutno jedinog validnog javno dostupnog GP-GPU ubrzavača RDBMS sistema se zasniva na dve glavne ideje, a to je da se native GPU *kod* generiše po potrebi u letu „on the fly“ i da se izvršava po asinhrono-cevovodnom modelu. Osim navedenih IBM i druge kompanije su prijavile patentna rešenja za GPU omogućen sistem baza podataka [118], [119], [120].



Ilustracija 79. Arhitektura PG-Strom extensione za PostgreSQL

Kao ilustraciju proizvođač navodi primer [155] po kome upit:

```
SELECT cat, AVG(x) FROM t0 NATURAL JOIN t1 [, ...] GROUP BY cat;
```

izveden nad tabelom t_0 koja sadrži 100 miliona redova i relacijama (t_1 - t_{10}) koje sadrže po 100K redova svaka, uz računanje proseka po funkciji $AVG(x)$ daje od 9,75 do 23,94 puta bolje rezultate u odnosu na primenu istog sistema bez PG-Strom dodatka i GP-GPU akceleracije RDBMS sistema.

Tokom izrade doktorske disertacije na tržištu se polovinom 2015. godine pojavio novi MapD sistem predstavljen od strane proizvođača MapD Technologies Inc. kao prvi GP-GPU zasnovani sistem baza podataka i vizualna analitička platforma (pitanje je da li je prvi s obzirom da je u isto vreme nastao i GPUdb sistem). Obećani porast performansi od 100 puta u ovom trenutku prati samo kratak white paper [156] i ocena kompanije Gartner koja je MapD svrstala u kategoriju „Cool Vendor 2016“. Ovo rešenje je primer primene HPC platforme sa GP-GPU akceleratorima (na svakom od servera se nalazi do osam nVidia Tesla K80 GP-GPU kartica sa ukupno 192GB GPU RAM-a) čime se po navodima kompanije MapD postižu rezultati znatno bolji od konkurentskih CPU baziranih In-Memory rešenja.

Stoga možemo zaključiti da metode koje dovode do povećanja tj. ubrzanja nekih standardnih operacija u okviru RDMS-OLTP i multidimenzionalnim MOLAP bazama podataka su skoro isključivo na nivou hardverske platforme i arhitekturnih rešenja koja treba da obezbede prenos opterećenja tj. izvršavanja programskog *koda* sa CPU na masovno paralelizovane sisteme kao što su GPU, uz istovremeno smeštanje što većih količina podataka tj. tabela u radnu memoriju (In-Memory). Analiza sprovedena u usvojenom modelu je pokazala da se sve navedeno može dodatno optimizovati i ubrzati, adekvatnim izborom veličine memorijskih blokova koji će služiti za manipulaciju, smeštanje i obradu podataka.

H4: Istraživanje je pokazalo da je moguće modelovati IoT okruženje sa razgranatom senzorskom mrežom na postojećim razvojnim sistemima (Development board i Single-Board Computers) sposobno da u realnom vremenu obezbedi velike skupove SQL strukturiranih i nestruktuiranih NoSQL podataka. Istraživanje je otišlo korak dalje pokazujući da je moguće razviti ceo sistem uključujući i krajnju instancu u obliku Big Data sistema sa SQL i NoSQL DBMS-om na SoC razvojnim sistemima.

H5: Uz podršku GP-GPU, ASIC (FPGA VHDL) i softversku aplikativnu arhitekturu (kao što je OpenCL) moguća je primena energetski efikasnih računarskih sistema zasnovanih na ARM CPU arhitekturi (Single-Board Computers) za potrebe pred procesiranja, obrade podataka i distribuiranog kompjutinga uz tolerantne gubitke performansi u odnosu na klasičnu x86 serversku arhitekturu. Primena GPGPU za kompresiju podataka značajno je popravila performanse SoC sistema dovodeći ih u ravan sa PC performansama. Sa druge strane dobijene energetske uštede najbolje oslikava ilustracija 70. gde se jasno vidi da je odnos performansi u MIPS-ima po 1W električne energije između SoC i PC serverskog sistema veći od 10 puta u korist SoC računara.

H6: Ovo istraživanje i njemu slična pokazuju da se primenom hardverskih (GP-GPU, ASIC, NVMe SSD) i softverskih aplikativnih rešenja obezbeđuje značajan porast performansi računarskih sistema uopšte.

H7: U odgovoru na ovu podhipotezu možemo otići korak dalje tvrdeći da softverske aplikativne arhitekture poput OpenCL, CUDA, Renderscripta i sličnih mogu imati širu primenu i u velikim sistemima baza i skladišta podataka, a sa ciljem postizanja boljih performansi analitičkih obrada i Data mining-a.

Naučni doprinos disertacije predstavlja formiranje modela funkcionalnog informacionog sistema koji u sebi uključuje Big Data sistem zasnovan na SoC rešenjima, povezan sa brzim senzorskim i IoT sistemima. Istraživanje i sprovedena testiranja su pokazala mogućnosti za prevazilaženje konkretnog uskog grla kod velikih skladišta i baza podataka kroz primenu softverske aplikativne arhitekture i odgovarajućih metoda. Sama hardverska arhitektura i primenjena metodologija daju konkretan doprinos razvoju i istraživanjima u oblasti informacionih sistema i paralelnog kompjutinga. Sa druge strane primena senzorskih sistema, IoT tehnologija i SoC računara kao među spona ka Big Data sistemima otvara nova polja za istraživanje optimalnih međukonekcija ovih sistema, a sve to u znatno širem spektru primena (Ubiquitous computing) od dosadašnjeg „client-cloud“ (Big Data) modela.

8. Predlog daljih istraživanja

Razvoj informacionih tehnologija kreće se sve više ka multidisciplinarnom znanju. Sinergija veština programiranja, statistike i poslovne inteligencije nastala za potrebe analitike Big Data sistema pre desetak godina je bila nezamisliva. Danas osobe sa ovim znanjima i veštinama su data naučnici, a Google uveliko tvrdi kako će do 2018. godine samo u SAD-u nedostajati 150.000 stručnjaka sposobnih da Big Data podatke učine smislenim i upotrebljivim.

Razvoj aktuelnog IoT-a će neminovno zahtevati stručnjake sposobne da kombinuju veštine i znanja iz oblasti elektronike, elektronskih sklopova, računarskih mreža, hardvera, programskih jezika različitih nivoa, klasičnih RDBMS i Big Data sistema. Sama izrada ove disertacije je zahtevala multidisciplinarnan pristup. Pored klasičnog računarskog hardver, softver i mrežnog okruženja, bilo je neophodno istražiti polja elektronskih sklopova, senzorskih pretvarača, ADC IC kola i SoC računara. Najveći problem ali i izazov je bio nedostatak radova i sličnih istraživanja na temu integracije ovakvih sistema. Sa druge strane sagledavanje sistema kroz usko vezivanje za samo jednu oblast je bilo problematično.

IoT i senzorski sistemi će pred postojeću računarsku mrežnu infrastrukturu postaviti ogromne zahteve. To će zahtevati neka nova rešenja u oblasti telekomunikacija i računarskih mreža. Autor ove disertacije intenzivno istražuje model primene fotonske (VLC) komunikacije u otvorenom prostoru između SoC i MCU sistema sa ciljem obezbeđivanja dovoljno brzog prenosnog kanala za veliki broj senzorskih sistema.

Osnov za novu „Nano“ računarsku revoluciju se nalazi u oblasti računarskih sistema, SoC integracija i energetski efikasnim mobilnim rešenjima. Uticaj SoC računara svakim danom sve više raste, najbolji pokazatelj je činjenica da od leta 2015. do proleća 2016. godine kao odgovor na Raspberry Pi i ODROID sve vodeće kompanije su plasirale na tržište SoC SBC računarska rešenja. Posmatrano hronološki sa razmakom od nekoliko nedelja pojavila su se IBM, Intel, Apple rešenja, pa sve do Oracle-a i Microsoft-a koji su ponudili svoja aplikativna i OS rešenja. Načini i metode primene ovih sistema mogu biti veoma interesantno polje za istraživanje.

U području aplikativne primene, sistema baza i skladišta podataka može biti interesantno istraživanje mogućnosti primene skaliranih SoC računara kao BigData No SQL sistema, tj. alternative za PC serverska rešenja. Bilo bi poželjno istražiti mogućnost skaliranja performansi primenom heterogene, masovno paralelizovane arhitekture na SoC (CPU – GPU) i FPGA sistemima sve do nivoa moguće HPC primene. U svakoj od navedenih oblasti autor radi ili planira dalji rad i istraživanje.

Sedamdeset godina računarske istorije nam pokazuje tendenciju cikličnog kretanja konceptijskih paradigmi računarstva. Periodi centralizacije – decentralizacije kompjutinga nastavljaju svoju evoluciju.

Kratak period centralizacije koji je od 2007. godine na IT istorijsku scenu vratio Internet, Web 2.0 i Cloud Computing, pa sve do batch obrada u Big Data informacionim sistemima, polako biva zamenjen In – Memory interaktivnom obradom, Ubiquitous computing-om, mobilnim, SoC sistemima i Internetom stvari koji će zbog svog obima neminovno biti decentralizovani.

Literatura

- [1] C. Manuel, *Ušpon umreženog društva*, Zagreb, Hrvatska: Golden Marketing, 2000.
- [2] M. Castels, *Moć komunikacije*, Beograd: Clio, 2014, p. 258.
- [3] Laney Doug, „3D Data Management: Controlling Data Volume, Velocity and Variety,“ Meta Group, 06. 02. 2001. [Na mreži]. Dostupno: <http://blogs.gartner.com/doug-laney/files/2012/01/ad949-3D-Data-Management-Controlling-Data-Volume-Velocity-and-Variety.pdf>. [Poslednji pristup 13. 01. 2016.].
- [4] I. Dogan, *Internet stvari*, Niš: Infoelektronika, 2015, p. 13.
- [5] IBM corp., „IBM Mainframe concept,“ 2005. [Na mreži]. Dostupno: IBM (<https://publib.boulder.ibm.com/infocenter/zos/basics/topic/com.ibm.zos.zmainframe/oc.htm>). [Poslednji pristup 24. 11. 2015].
- [6] S. Lavington, „The Manchester Mark I and Atlas,“ *A Historical Perspective*, *Communications of the ACM*, t. 21., pp. 5-7, 1978.
- [7] IBM co., „The IBM 7090 Data Processing System,“ 1959. [Na mreži]. Dostupno: http://bitsavers.trailing-edge.com/pdf/ibm/7090/G22-6505-2_7090genInfo.pdf. [Poslednji pristup 05. 04. 2016.].
- [8] IBM corp., „SAGE BOMARC Defense System,“ 1958. [Na mreži]. Dostupno: http://bitsavers.informatik.uni-stuttgart.de/pdf/ibm/sage/SAGE_BOMARC_Defense_System_1958.pdf. [Poslednji pristup 05. 04. 2016].
- [9] IBM Corp., „SAGE - AN/FSQ-7 Whirlwind II & AN/FSP-8 Intercept Computer,“ *US National Air Defense Radar Museum*, 1965. [Na mreži]. Dostupno: <http://www.radomes.org/museum/equip/fsq-7.html>. [Poslednji pristup 05. 02. 2016].
- [10] IBM Corp., „SABRE,“ [Na mreži]. Dostupno: <http://www-03.ibm.com/ibm/history/ibm100/us/en/icons/sabre/>. [Poslednji pristup 05. 08. 2014].
- [11] J. Bellec, „L'introduction des technologie de l' information chez Bull (1960-1995),“ [Na mreži]. Dostupno: http://www.aconit.org/histoire/colloques/colloque_2004/bellec.pdf. [Poslednji pristup 21. 01. 2014.].
- [12] J. Bellec, „Gamma 60, an introduction,“ [Na mreži]. Dostupno: http://www.feb-patrimoine.com/english/gamma_60.htm. [Poslednji pristup 10. 01. 2014.].

- [13] Bull, „Bull computer History,“ [Na mreži]. Dostupno: http://www.feb-patrimoine.com/english/bull_computer_index.htm. [Poslednji pristup 10. 01. 2014.].
- [14] J. Thornton, Design of Computer The Control Data 6600, Glenview., Illinois: Scott, Foresman and Company, 1970.
- [15] M. W. Johnson, „Super - Scalar Processor Design,“ u Super - Scalar Processor Design, California: Stanford University, 1989, pp. 2 -20.
- [16] SHARE, „The Brief History of Share,“ [Na mreži]. Dostupno: <http://www.share.org>. [Poslednji pristup 22. 04. 2015.].
- [17] T. Haigh, „Charles W. Bachman: Data Base Software Pioneer,“ IEEE Anuals of the History of Computing, pp. 70-80., 2011.
- [18] Klein, B., Long, R.A., Blackman, K.R., Goff, D.L., Nathan, S.P., Mc Fadden Lanyi, M., Wilson, M.M., Butterwack, J., Sherrill, S.L., An Introduction to IMS, Boston, MA: Pearson plc., 2012, pp. 1-10.
- [19] E. Codd, „A Relational model of data for large shared data banks.“ [Na mreži]. Dostupno: http://db.dobo.sk/wp-content/uploads/2015/11/Codd_1970_A_relational_model.pdf. [Poslednji pristup 09. 03. 2015.].
- [20] Donald D. Chamberlin at.al., „A History and Evaluation of System R,“ IBM Research lab., San Jose, California, 1981.
- [21] NIST, „Database Language SQL,“ The National Institute of Standards and Technology (NIST) - U.S. Department of Commerce., [Na mreži]. Dostupno: http://www.itl.nist.gov/div897/ctg/dm/sql_info.html. [Poslednji pristup 09. 03. 2015.].
- [22] Oracle Corporation, „Defying Conventional Wisdom,“ [Na mreži]. Dostupno: <http://www.oracle.com/us/corporate/profit/p27anniv-timeline-151918.pdf>. [Poslednji pristup 09. 03. 2015.].
- [23] D. Basu, „Relational Models Viable in Commercial World,“ Computerworld, p. 19, 25. 10. 1982.
- [24] Chong, R.F., Liu, C., Qi, S.F., Snow, D.R., Understanding DB2, 1 ur., I. Press, Ur., Pearson Education, 2005, pp. 1-23.
- [25] Codd, E.F., Salley, C.T., „Providing OLAP to User-Analysts: An IT Mandate,“ pp. 1-20, 1993.

- [26] G. Colliat, „OLAP, Relational and Multi - dimensional Database Systems,“ [Na mreži]. Dostupno: www.ece.northwestern.edu/~sgoil/parsimony/ipp99.ps.gz. [Poslednji pristup 15. 03. 2015].
- [27] Jacobson, R., Misner, S., Microsoft SQL Server 2005 Analysis Services - Step by Step, H. Consulting, Ur., Redmond: Microsoft Press, 2006.
- [28] Agrawal, R., Gupta, A., Sarawagi, S., „Modeling Multidimensional Databases,“ IBM Almadem Research Center, San Jose CA – US, 1997.
- [29] Lenz, H.J., Thalheim, B., „A Formal Framework of Aggregation for the OLAP-OLTP Model,“ *Journal of Universal Computer Science*, t. 15., pp. 273-303, 2009.
- [30] A. Guttman, „R-Trees a dynamic index structure for spatial searching,“ 1984. [Na mreži]. Dostupno: <http://pages.cs.wisc.edu/~cs764-1/rtree.pdf>. [Poslednji pristup 15. 03. 2015.].
- [31] Berchtold, S., Keim, D.A., Kriegel, H.P., „The X-tree: An Index Structure for High-Dimensional Data,“ u 22nd VLDB Conference, Mumbai, India, 1996.
- [32] J. L. W. P. S.-I. Y. Charu Chandra Aggarwal, „System and method for construction of a data structure for indexing multidimensional objects“. US Patent US5781906 A, 1998.
- [33] W. E. Malloy, „Relational database implementation of a multi-dimensional database“. US Patent US5926818 A, 1999.
- [34] P. I. L. Tomas Rodinger, „Density based clustering for multidimensional data“. US Patent EP 2504776 A1, 2012.
- [35] SciDB Inc., „SciDB User's Guide,“ SciDB, Inc., 2013. [Na mreži]. Dostupno: http://scidb.org/HTMLmanual/13.3/scidb_ug/ch04s05s01.html. [Poslednji pristup 15. 03. 2015.].
- [36] SciDBb, „Requirements for Science Data Bases and SciDB,“ 2009. [Na mreži]. Dostupno: http://www-db.cs.wisc.edu/cidr/cidr2009/Paper_26.pdf. [Poslednji pristup 15. 03. 2015.].
- [37] J. L. W. P. S.-I. Y. Charu Chandra Aggarwal, „System and method for construction of a data structure for indexing multidimensional objects“. US Patent US 5781906 A, 1998.
- [38] Oliveti, „Oliveti Programa 101,“ [Na mreži]. Dostupno: <http://royal.pingdom.com/2012/08/28/the-first-pc-from-1965/>. [Poslednji pristup 16. 03. 2015.].

- [39] J. Crawford, „The i486 CPU: Executing Instructions in One Clock Cycle,“ IEEE Micro, pp. 27-36, 1990.
- [40] J. Antinori, „From Morse to Modems: A Brief History of Telecommunications,“ PC Magazine, t. 8, p. 209, july 1989.
- [41] ITU Int., „V.21 : 300 bits per second duplex modem standardized for use in the general switched telephone network,“ International Telecommunication Union - Telecommunication Standardization Sector, 1988., 1993.
- [42] Bell labs, „Bell 103 and 212 Modems,“ [Na mreži]. Dostupno: <http://www.gaoresearch.com/PDF/Low%20Speed.pdf>. [Poslednji pristup 20. 03. 2015.].
- [43] P. Baren, „On Distributed Communication Networks,“ RAND co., US, 1962.
- [44] Paul Baran, RAND co., „On Distributed Communications - Summary Overview,“ 1964. [Na mreži]. Dostupno: https://www.rand.org/content/dam/rand/pubs/research_memoranda/2006/RM3767.pdf. [Poslednji pristup 09. 08. 2014.].
- [45] N. Abramson, „THE ALOHA SYSTEM-Another alternative for computer communications,“ u Fall Joint Computer Conference, Hawaii -USA, 1970.
- [46] DIGITAL Corp., INTEL Corp., XEROX Corp., „The Etherne - Local Area Network,“ 30 9 1980. [Na mreži]. Dostupno: <http://ethernethistory.typepad.com/papers/EthernetSpec.pdf>. [Poslednji pristup 21. 03. 2015.].
- [47] Radio Electronics, „Ethernet IEEE 802.3 tutorial,“ [Na mreži]. Dostupno: http://www.radio-electronics.com/info/telecommunications_networks/ethernet/ethernet-ieee-802-3-tutorial.php.
- [48] „The information technology revolution: how digital technology is changing the way we work and live, special edition,“ Business Week, special edition, pp. 23 -30, 1994a.
- [49] Ian Foster, Carl Kesselman, „The History of the Grid,“ [Na mreži]. Dostupno: <http://www.ianfoster.org/wordpress/wp-content/uploads/2014/01/History-of-the-Grid-numbered.pdf>. [Poslednji pristup 26. 03. 2016.].
- [50] Riad,A., Hassan, A., Hassan, Q., „Design of SOA-based Grid Computing with Enterprise Service Bus,“ INTERNATIONAL JOURNAL ON Advances in Information Sciences and Service Sciences 2, t. 2., br. 1.6, p. 71–82., 2010.

- [51] IEEE Computer society, „2006 Sidney Fernbach Award Recipient,“ 2015. [Na mreži]. Dostupno: <https://www.computer.org/web/awards/fernbach-edward-seidel>. [Poslednji pristup 21. 07. 2015.].
- [52] IBM corp., „IBM Solutions Grid for Business Partners,“ 2002. [Na mreži]. Dostupno: http://joung.im.ntu.edu.tw/teaching/distributed_systems/documents/IBM_grid_wp.pdf. [Poslednji pristup 26. 03. 2015.].
- [53] CERN. [Na mreži]. Dostupno: <http://wlcg.web.cern.ch/>. [Poslednji pristup 01. 04. 2015.].
- [54] Foster, I., Kesselman, C., Tuecke, S., „The Anatomy of the Grid,“ [Na mreži]. Dostupno: <http://toolkit.globus.org/alliance/publications/papers/anatomy.pdf>. [Poslednji pristup 01. 04. 2015.].
- [55] J. . Ivković, „Concepts of Private Cloud Computing Solutions in Public Sector,“ u International Conference on Applied Internet and Information Technologies, Zrenjanin, 2013.
- [56] The Apache Software Foundation, „Welcome to Apache Hadoop,“ 2014. [Na mreži]. Dostupno: <https://hadoop.apache.org/>. [Poslednji pristup 06. 04. 2015.].
- [57] Mell, P., Grance, T., „The NIST Definition of Cloud Computing,“ [Na mreži]. Dostupno: <http://nvlpubs.nist.gov/nistpubs/Legacy/SP/nistspecialpublication800-145.pdf>. [Poslednji pristup 01. 04. 2015.].
- [58] Peng, J., Zhang, X., Lei, Z., Zhang, B., Zhang, W., Li, Q., „Comparison of Several Cloud Computing platforms,“ Shanghai, 2009.
- [59] Zhang, S., Zhang, S., Chen, X., Huo, X., „The comparison between cloud computing and grid computing,“ u International Conference on Computer Application and System Modeling (ICCASM 2010), Taiyuan, 22-24 Oct. 2010.
- [60] J. Ivković, „Concepts of Private Cloud Computing Solutions in Public Sector,“ u International Conference ICAIT, Zrenjanin, 2013.
- [61] Sanjay Ghemawat, Howard Gobioff, Shun-Tak Leung, „The Google File System,“ u SOSP'03, Bolton Landing, New York, USA., October 19–22, 2003.
- [62] Jeffrey, D., Sanjay, G., „MapReduce: Simplified Data Processing on Large Clusters,“ u Sixth Symposium on Operating System Design and Implementation, San Francisco, CA, December 2004.
- [63] Cloudera, „HDFS,“ Cloudera, Inc, [Na mreži]. Dostupno: <http://www.cloudera.com>. [Poslednji pristup 15. 07. 2015.].

- [64] Burleson Consulting, „Oracle transactions per second?“, [Na mreži]. Dostupno: http://www.dba-oracle.com/m_transactions_per_second.htm. [Poslednji pristup 15. 07. 2015.].
- [65] ARM Ltd., „The ARM mbed IoT Device Platform“, 2016. [Na mreži]. Dostupno: <http://www.arm.com/products/internet-of-things-solutions/mbed-IoT-device-platform.php>: posećen 01.03.2016. [Poslednji pristup 01. 03. 2016.].
- [66] Ray Holt, „World's First Microprocessor - Garrett AiResearch Corp“, [Na mreži]. Dostupno: <http://www.firstmicroprocessor.com/>. [Poslednji pristup 01. 03. 2016.].
- [67] Roy Longbottom, „Computer Speed Claims 1980 to 1996“, [Na mreži]. Dostupno: <http://www.roylongbottom.org.uk/mips.htm>. [Poslednji pristup 01. 03. 2016.].
- [68] M. Levy, „The History of The ARM Architecture“, [Na mreži]. Dostupno: <http://reds.heig-vd.ch/share/cours/reco/documents/thehistoryofthearmarchitecture.pdf>. [Poslednji pristup 01. 03. 2016.].
- [69] C. Acorns, „Acorn computer“, [Na mreži]. Dostupno: <http://chrisacorns.computinghistory.org.uk/>. [Poslednji pristup 01. 03. 2016.].
- [70] Texas Instruments, „Texas Instruments: They invented the Microcontroller“, [Na mreži]. Dostupno: <http://www.datamath.org/Story/Intel.htm#Texas%20Instruments:%20They%20invented%20the%20Microcontroller>. [Poslednji pristup 28. 01. 2015.].
- [71] G. C. M. Boone, „Variable function programmed calculator“. US Patent US6650317 B1, 18. Nov. 2003.
- [72] S. Augarten, „The Most Widely Used Computer on a Chip The TMS 1000“, [Na mreži]. Dostupno: <http://smithsonianchips.si.edu/augarten/p38.htm>. [Poslednji pristup 05. 03. 2016.].
- [73] Zilog Inc, „Z8 Family of Microcontrollers - Z8 CPU User Manual“, Zilog Inc., Milpitas, CA, 2008.
- [74] Rockwell, "One-chip microprocessor, 2MHz," [Online]. Dostupno: http://www.datasheetcatalog.com/datasheets_pdf/R/6/5/0/R6501AJ.shtml. [Accessed 05. 03. 2016.].
- [75] Microchip, „PIC16F84A 8-bit Microcontroller“, [Na mreži]. Dostupno: <https://www.microchip.com/wwwproducts/en/PIC16F84A>. [Poslednji pristup 05. 03. 2016.].

- [76] Atmel Corporation, „Atmel's AVR Microcontroller Ships 500 Million Units,“ 31 03 2004. [Na mreži]. Dostupno: <http://www.prnewswire.com/news-releases/atmels-avr-microcontroller-ships-500-million-units-72278687.html>. [Poslednji pristup 05. 03. 2016.].
- [77] Atmel Corporation, „AVR Microcontrollers for High-Performance and Power-Efficient 8-bit Processing,“ 2013. [Na mreži]. Dostupno: http://www.atmel.com/images/45058a_about-avr_090913.pdf. [Poslednji pristup 06. 04. 2016.].
- [78] IC Insights inc., „MCU Market on Migration Path to 32-bit and ARM-based Devices,“ 2013. [Na mreži]. Dostupno: <http://www.icinsights.com/news/bulletins/MCU-Market-On-Migration-Path-To-32bit-And-ARMbased-Devices/>. [Poslednji pristup 05. 04. 2016.].
- [79] IC Insights, „RESEARCH BULLETIN APRIL 25, 2013,“ IC Insights inc., Scottsdale, Arizona USA, 2013.
- [80] Cymbet Corporation, „Millimeter Scale Energy Harvesting Based Sensors,“ 2011. [Na mreži]. Dostupno: <http://www.mouser.com/pdfDocs/Cymbet-Millimeter-Scale-Energy-Harvesting-Sensors.pdf>. [Poslednji pristup 06. 01. 2016.].
- [81] Linear Technology, „LTC3588-1 Nanopower Energy Harvesting Power Supply,“ [Na mreži]. Dostupno: <http://cds.linear.com/docs/en/datasheet/35881fc.pdf>. [Poslednji pristup 07. 01. 2016.].
- [82] Freescale com., ARM Ltd., „Reality, What the Internet of Things (IoT) Needs to Become a Reality,“ 2015. [Na mreži]. Dostupno: http://www.nxp.com/files/32bit/doc/white_paper/INTOTHINGSWP.pdf. [Poslednji pristup 11. 04. 2015.].
- [83] Ivković, J., Odadžić, B., „Analysis of Visible Light Communication System for Implementation in Sensor Networks ISBN 978-99955-763-9-4,“ u XV International Scientific – Professional Symposium INFOTEH-JAHORINA, Sarajevo, 2016.
- [84] Ivković, J., Veljović, A., Stanojević, Lj., Veljović, V., „Model multikanalne VLC opto - telekomunikacije između SoC razvojnih i IoT/senzorskih sistema,“ u 60. ETRAN, Zlatibor, 2016.
- [85] Tsonev., D., Videv., S., and Haas., H., „Towards a 100 Gb/s visible light wireless access network,“ Optical Society of America, 2015.
- [86] Current E, „Your guide to Formula E - Mahindra,“ [Na mreži]. Dostupno: <http://current-e.com/blueprints/fast-data/>. [Poslednji pristup 06. 03. 2016.].

- [87] Thiel, T., *The Design of the Connection Machine*, DesignIssues, t. 10, Cambridge, MA: The MIT Press, 1994, pp. 5-18.
- [88] Amdahl, G.M., „Validity of the single processor approach to achieving large scale computing capabilities,“ 1967. [Na mreži]. Dostupno: <http://www-inst.eecs.berkeley.edu/~n252/paper/Amdahl.pdf>. [Poslednji pristup 01. 03. 2016.].
- [89] J. Gustafson, „Reevaluating Amdahl's Law,“ [Na mreži]. Dostupno: <http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.85.6348&rep=rep1&type=pdf>. [Poslednji pristup 05. 03. 2016.].
- [90] Atari Inc., „Atari 2600 VCS Domestic Field Service Manua,“ [Na mreži]. Dostupno: http://www.atariguide.com/pdfs/Atari_2600_VCS_Domestic_Field_Service_Manual.pdf. [Poslednji pristup 09. 03. 2016.].
- [91] Boom, M., *Understanding Atari Graphics*, Sherman Oaks, CA 91403: Alfred Publishing Co. Inc, 1982., pp. 7 -31.
- [92] Synertek inc., „SYS6545 CRT Controller Microprocessor Products,“ 07. 1980. [Na mreži]. Dostupno: http://archive.6502.org/appnotes/synertek_an3_6545_crtc.pdf. [Poslednji pristup 09. 03. 2016.].
- [93] NEC Ltd., „μPD7220 GDC Tehnical specification,“ [Na mreži]. Dostupno: <http://electricrery.xs4all.nl/comp/qx10/doc/nec7220.pdf>. [Poslednji pristup 09. 03. 2016.].
- [94] A. Kidd, „Miracle World IGN Present The History of SEGA,“ [Na mreži]. Dostupno: <http://www.ign.com/articles/2009/04/21/ign-presents-the-history-of-sega?page=3>. [Poslednji pristup 09. 03. 2016.].
- [95] Commodore inc., *Amiga Manual: A500 Plus Service Manual*, Commodore inc., 1991-10.
- [96] Awaga, M., „3D Graphics processor hip set,“ *Hot Chips VII*, pp. 121 -134, 1995.
- [97] NVIDIA, „NVIDIA GeForce3 Graphics Cards,“ [Na mreži]. Dostupno: <http://www.nvidia.com/page/geforce3.html>. [Poslednji pristup 09. 03. 2016.].
- [98] ixbtlabs, „NVIDIA GeForce4 Ti 4400 and GeForce4 Ti 4600 (NV25) Review,“ Byrds Research & Publishing, Ltd., [Na mreži]. Dostupno: <http://ixbtlabs.com/articles/gf4/index1.html>. [Poslednji pristup 09. 03. 2016.].
- [99] nVidia, „GeForce 8800 graphics processors,“ [Na mreži]. Dostupno: http://www.nvidia.com/page/geforce_8800.html. [Poslednji pristup 09. 03. 2016.].

- [100] nVidia, „nVidia Tesla GPU Computing Technical Brief Version 1.0.0.“, nVidia Corporation, 2007.
- [101] Advanced Micro Devices Inc., „AMD FirePro S9150 Server GPU“, 2014. [Na mreži]. Dostupno: <http://www.amd.com/Documents/firepro-s9150-datasheet.pdf>. [Poslednji pristup 10. 03. 2016.].
- [102] Advanced Micro Devices Inc., „AMD Tonga GPU“, [Na mreži]. Dostupno: <http://pc.watch.impress.co.jp>. [Poslednji pristup 10. 04. 2015.].
- [103] National Instruments, „FPGA Fundamentals“, National Instruments corp., [Na mreži]. Dostupno: <http://www.ni.com/white-paper/6983/en/>. [Poslednji pristup 10. 03. 2016.].
- [104] fpga.org, „Introducing GRVI Phalanx: A Massively Parallel RISC-V FPGA Accelerator Accelerator - Xilinx UltraScale FPGA“, [Na mreži]. Dostupno: <http://fpga.org/2016/01/05/introducing-grvi-phalanx-a-massively-parallel-risc-v-fpga-accelerator-accelerator/>. [Poslednji pristup 10. 03. 2016.].
- [105] Avago Technologies, „Altera Optical FPGA“, [Na mreži]. Dostupno: http://www.avagotech.com/optical_fpga. [Poslednji pristup 10. 03. 2016.].
- [106] Rich Miller, Data Center Frontier, Intel corp., „Intel Begins Rollout of FPGAs to Power the Cloud, IoT“, Data Center Frontier LLC, 2016. [Na mreži]. Dostupno: <http://datacenterfrontier.com/intel-begins-rollout-of-fpgas-to-power-the-cloud-iot/>. [Poslednji pristup 10. 03. 2016.].
- [107] Barroso, L.A, Clidaras, J., Hölzle, U., The Datacenter as a Computer: An Introduction to the Design of Warehouse-Scale Machines, Madison, US, Wisconsin: Morgan & Claypool Publishers, 2013., pp. 47 - 65.
- [108] Associates, DLB, „DLB Associates Consulting Engineers“, [Na mreži]. Dostupno: <http://www.dlbassociates.com/>. [Poslednji pristup 01. 07. 2014.].
- [109] J. Ivković, „Analiza i dizajn računarske i mrežne infrastrukture Data centara za Cloud i High Performance computing“, u Magistarska teza, TFZR, Ur., Zrenjanin, 2015., pp. 46 -53.
- [110] Toshiba, „World's First NAND Flash Memory“, [Na mreži]. Dostupno: <http://toshiba-mirai-kagakukan.jp/en/learn/history/ichigoki/1991memory/index.htm>. [Poslednji pristup 01. 07. 2014.].
- [111] Bellekens, X.J.A., Tachtatzis, C., Atkinson, R.C., Renfrew, C., Kirkham, T., „Enabling Massively Parallel Incident Response Through GPU Log Processing“, u 7th International Conference of Security of Information and Networks, SIN 2014, Glasgow, UK, 09/2014.

- [112] Xin, M., Li, H., „An Implementation of GPU Accelerated MapReduce: Using Hadoop with OpenCL for Data and Compute-Intensive Jobs,“ u 2012 International Joint Conference, Shanghai, May 2012.
- [113] T. Child, „Introducing PgOpenCL A New PostgreSQL Procedural Language Unlocking the Power of the GPU,“ 2012. [Na mreži]. Dostupno: <http://documents.mx/documents/postgresql-opencl-procedural-language.html>. [Poslednji pristup 13. 06. 2015.].
- [114] Bakkum, P., Skadron, K., Accelerating SQL Database Operations on a GPU with CUDA, Department of Computer Science, University of Virginia, Charlottesville, VA 22904, 2010.
- [115] Haicheng Wu, H., Diamos, G., Sheard, T., Aref, M., Garland, S.B.M., Yalamanchili, S., „Red Fox: An Execution Environment for Relational Query Processing on GPUs,“ u CGO '14, February 15 - 19 2014, Orlando, FL, USA, 2014.
- [116] Skadron, P. Bakkum and K., „Accelerating sql database operations on a gpu with CUDA,“ u GPGPU, 2010.
- [117] H. D. G. C. Haicheng Wu, „Kernel Weaver: Automatically Fusing Database Primitives for Efficient GPU Computation,“ u 45th Annual IEEE/ACM International Symposium on Microarchitecture , Washington, DC, USA , 2012.
- [118] A. G. Gautam, „Gpu enabled database systems“. USA Patent US20110264626 A1, 27 10. 2011.
- [119] N. Norio, „SELECTIVE UTILIZATION OF GRAPHICS PROCESSING UNIT (GPU) BASED ACCELERATION IN DATABASE MANAGEMENT“. USA Patent 14/065,528, 29. 10. 2013.
- [120] K. Varakin, „Method for executing queries on streaming data using graphic processing units“. USA Patent WO2014147617 A1, 25. 09. 2014.
- [121] Andrew Back, „Bitcoin Mining with a Raspberry Pi and DE0-Nano,“ 15. 06. 2013. [Na mreži]. Dostupno: <http://www.rs-online.com/designspark/electronics/blog/bitcoin-mining-with-a-raspberry-pi-and-de0-nano>. [Poslednji pristup 17. 03. 2016.].
- [122] „PiMiner Bitcoin mining machine,“ [Na mreži]. Dostupno: <https://www.raspberrypi.org/blog/piminer-bitcoin-mining-machine/>. [Poslednji pristup 17. 03. 2016.].
- [123] J. Biggs, „How To Build A Raspberry Pi-Based Bitcoin Mining Rig,“ 2013. [Na mreži]. Dostupno: <http://techcrunch.com/2013/08/13/how-to-build-a-raspberry-pi-based-bitcoin-mining-rig/>. [Poslednji pristup 17. 03. 2016.].

- [124] Loghin, D., Tudor, M., Yhang, H., Ooi, B.C., Teo, Z.M., „A Performance Study of Big Data on Small Nodes,“ u 41st International Conference on Very Large Data Bases, Kohala Coast, Hawaii, september 2015.
- [125] P. I. Kritikakos, „POWER HIGH PERFORMANCE COMPUTING,“ u 4th IC-EpsMsO, Athens, 2011.
- [126] Fung Po Tso, David R. White, Simon Jouet, Jeremy Singer, Dimitrios P. Pezaros, „The Glasgow Raspberry Pi Cloud: A Scale Model for Cloud Computing Infrastructures,“ School of Computing Science, University of Glasgow, G12 8QQ, UK.
- [127] Nikola Rajovic, Alejandro Rico, Nikola Puzovic, Chris Adeniyi-Jones, „Tibidabo: Making the case for an ARM-based HPC system,“ Future Generation Computer Systems 36, 2014.
- [128] Arduino cc, „Getting started with the Arduino Due,“ [Na mreži]. Dostupno: <https://www.arduino.cc/en/Guide/ArduinoDue>. [Poslednji pristup 17. 03. 2016.].
- [129] P. Burgess, „chip KIT Uno32: first impressions and benchmarks,“ 2011. [Na mreži]. Dostupno: [hackaday.com/2011/05/27/chip KIT Uno32: first impressions and benchmarks](http://hackaday.com/2011/05/27/chip-KIT-Uno32-first-impressions-and-benchmarks). [Poslednji pristup 17. 03. 2016.].
- [130] S. T. Mahbub, „ECE 4999: INDEPENDENT STUDY,“ Cornell University, 2013.
- [131] T. Cox, Raspberry Pi kuvar za Python programere, Beograd, : Kompjuter biblioteka, 2014, p. 9.
- [132] Broadcom Ltd., „Single-Chip Dual-Band Combo Device Supporting 802.11n, Bluetooth 4.0+HS & FM Receiver,“ 2016. [Na mreži]. Dostupno: <https://www.broadcom.com/products/Wireless-LAN/802.11-Wireless-LAN-Solutions/BCM4334>. [Poslednji pristup 25. 03. 2016.].
- [133] Raspberry Pi org., „Raspberry Pi B Plus V1.2 Schematics,“ 2014. [Na mreži]. Dostupno: <https://www.raspberrypi.org/documentation/hardware/raspberrypi/schematics/Raspberry-Pi-B-Plus-V1.2-Schematics.pdf>. [Poslednji pristup 25. 03. 2016.].
- [134] Broadcom Europe Ltd., „BCM2835 ARM Peripherals,“ 2012. [Na mreži]. Dostupno: <https://www.raspberrypi.org/documentation/hardware/raspberrypi/bcm2835/BCM2835-ARM-Peripherals.pdf>. [Poslednji pristup 05. 03. 2016.].
- [135] Broadcom, „BCM2835 ARM Peripherals,“ [Na mreži]. Dostupno: <https://www.raspberrypi.org/documentation/hardware/raspberrypi/bcm2835/BCM2835-ARM-Peripherals.pdf>. [Poslednji pristup 05. 03. 2016.].

- [136] Ivković, J., Radulović, B., „The Advantages of Using Raspberry Pi 3 Compared to Raspberry Pi 2 SoC Computers for Sensor System Support,“ u AIT 2016, Bitola, Makedonia, jun 2016.
- [137] Ivković, J., Veljović, A., Ranđelović, B., Veljović, V., „ODROID- XU4 kao kao desktop PCi mikrokontrolerska razvojna alternativa,“ u VI Međunarodna konferencija TIO, Čačak, maj 2016.
- [138] F.P. Tso, D.R. White, S. Jouet, J. Singer, D.P. Pezaros, „The Glasgow Raspberry Pi Cloud: A Scale Model for Cloud Computing Infrastructures,“ u IEEE 33rd International Conference on Distributed Computing Systems Workshops, Philadelphia, PA, 2013.
- [139] J. Ivković, „Raspberry Pi 2/3 and Odroid XU4 5x compact cluster,“ 2016. [Na mreži]. Dostupno: <https://hackaday.io/project/10414-raspberry-pi-23-and-odroid-xu4-5x-compact-cluster>. [Poslednji pristup 01. 04. 2016.].
- [140] openbenchmark.org, „PostgreSQL pgbench,“ [Na mreži]. Dostupno: <https://openbenchmarking.org/innhold/96ecbfe8776b3e4eff581573a63b18aceb6f50f8>. [Poslednji pristup 15. 03. 2016.].
- [141] openbenchmarking.org, „OpenBenchmarking,“ phoronix-media.com, [Na mreži]. Dostupno: <https://openbenchmarking.org>. [Poslednji pristup 15. 03. 2016.].
- [142] David Grayson, „FastGPIO library for Arduino,“ Pololu Corporation, 2015. [Na mreži]. Dostupno: <https://github.com/pololu/fastgpio-arduino>. [Poslednji pristup 15. 03. 2016.].
- [143] Pololu.com, „FastGPIO library for Arduino,“ [Na mreži]. Dostupno: <https://github.com/pololu/fastgpio-arduino>. [Poslednji pristup 15. 03. 2016.].
- [144] End Point Corporation, „Benchmarking Top NoSQL Databases - Apache Cassandra, Couchbase, HBase, and MongoDB,“ End Point Corporation, New York, SAD, 2015.
- [145] Zikopoulos P., Deroos D., Parasuraman K., Deutsch, T., Corrigan D., Giles, J., Harness the Power of Big Data: The IBM Big Data Platform, USA: The McGraw – Hill Companies, 2013., pp. 110 -113.
- [146] I. Grasso, P. Radojkovic, N. Rajovic, I. Gelado, A. Ramirez, „Energy Efficient HPC on Embedded SoCs: Optimization Techniques for Mali GPU,“ u Parallel and Distributed Processing Symposium, 28th International, Phoenix, AZ, 2014.
- [147] Xin, R., Deyhim, P., Ghodsi, A., Mena, X., Zaharia, M., „GreySort on Apache Spark by Databricks,“ Databricks Inc., US, 2014.

- [148] IntelXeon. [Na mreži]. Dostupno: http://ark.intel.com/products/64595/Intel-Xeon-Processor-E5-2670-20M-Cache-2_60-GHz-8_00-GTs-Intel-QPI. [Poslednji pristup 15. 03. 2016.].
- [149] Cox, S.J., Cox, J.T., Boardman, R.P., Johnston, S.J., Scott, M., O'Brien, N., „Iridis-pi: a low-cost, compact demonstration cluster,“ t. 17, US: Cluster Computing, 2014., pp. 349-358.
- [150] ARM Ltd., ARM Mali-T600 Series GPU OpenCL, Version 2.0, Developer Guide, ARM Ltd., 2012-2013.
- [151] Oracle timesten in-memory database, „Using Oracle TimesTen Application - Technical White Paper,“ Oracle Inc., 10. 2014. [Na mreži]. Dostupno: <http://www.oracle.com/technetwork/database/focus-areas/performance/wp-imdb-cache-130299.pdf>. [Poslednji pristup 11. 03. 2016.].
- [152] Microsoft Corp. , „Microsoft SQL Server - Achieving mission-critical application performance with SQL Server - Technical White Paper,“ 2015. [Na mreži]. Dostupno: http://download.microsoft.com/download/2/C/B/2CB311D6-EC00-428C-80F3-03E7369013DD/SQL_Server_Mission_Critical_Performance_TDM_White_Paper.pdf. [Poslednji pristup 12. 03. 2016.].
- [153] Microsoft Corp. , „SQL Server 2016 In-Memory OLTP (In-Memory Optimization),“ 2016. [Na mreži]. Dostupno: <https://msdn.microsoft.com/en-us/library/dn133186.aspx>. [Poslednji pristup 02. 05. 2016.].
- [154] PGStrom. [Na mreži]. Dostupno: <https://wiki.postgresql.org/wiki/PGStrom>. [Poslednji pristup 20. 04. 2016.].
- [155] PGStrom, „PG-Strom extension for PostgreSQL,“ 2016. [Na mreži]. Dostupno: <https://wiki.postgresql.org/wiki/PGStrom>. [Poslednji pristup 04. 20. 2016.].
- [156] MapD, „Introduction to MapD The world’s fastest platform for data exploration,“ 2016. [Na mreži]. Dostupno: www.MapD.com . [Poslednji pristup 21. 03. 2016.].
- [157] Jacobson, R., Misner, S., Microsoft SQL Server 2005 Analysis Services - Step by Step, Redmond, US: Microsoft Press, 2006.

Dodaci

Dodatak 1.

C kod za AD konverter MCP3004 za rad sa Raspberry Pi SoC

```

#include <wiringPi.h>
#include <mcp3004.h>
#include <stdio.h>
#include <stdlib.h>
#include <sys/time.h>
#include <time.h>

#define FREKVENCIJA 150000
#define SPI_CHAN 0
#define BAZA 100
#define ANALOG_KANAL_ADC 0

struct wiringPiNodeStruct *node ;

static int myAnalogRead (int pin)
{
    unsigned char spiData [3] ;
    unsigned char chanBits ;
    int chan = pin - node->pinBAZA ;

    chanBits = 0b10000000 | (chan << 4) ;

    spiData [0] = 1 ;          // Start bit
    spiData [1] = chanBits ;
    spiData [2] = 0 ;

    wiringPiSPIDataRW (node->fd, spiData, 3) ;

    return ((spiData [1] << 8) | spiData [2]) & 0x3FF ;
}

/*****
* mcp3004Setup:
*   KreriraÄžemo wiringPi device node za Microship MCP3004 AD
*   konverter povezan na Raspberry Pi SPI (GPIO) interfejs.
*****/
*/

int mcp3004Setup (const int pinBAZA, int spiChannel)
{

```

```

if (wiringPiSPISetup (spiChannel, 32000000) < 0)
    return -1 ;
    // SPI frekvencija od 32MHz
node = wiringPiNewNode (pinBAZA, 8) ;

node->fd          = spiChannel ;

return 0 ;
}

int main(){
    int rezultat[FREKVENCIJA];
    //int rezultat;
    FILE * merenja;
    char arch[200];
    int j = 0;
    //double ts[FREKVENCIJA];
    double ts;
    struct timespec tm, deb, fin;

    printf("START Test SPI\n");
    wiringPiSetup();
    mcp3004Setup(BAZA, SPI_CHAN);
    printf("Connection SPI OK\n");
    merenja = fopen("testSPI.txt", "w+");

    int i;
    int n;
    printf("START\n");
    clock_gettime(CLOCK_REALTIME, &deb);

    for (i=0; i<FREKVENCIJA; i++){
        rezultat[i] = myAnalogRead(BAZA+ANALOG_KANAL_ADC);
    }

    clock_gettime(CLOCK_REALTIME, &fin);
    printf("END\n");

    double t = (deb.tv_sec) + (deb.tv_nsec) * 0.000000001 ;
    fprintf(merenja, "%f\n", t);

    t = (fin.tv_sec) + (fin.tv_nsec) * 0.000000001 ;
    fprintf(merenja, "%f\n", t);

    t = t - (double) ((deb.tv_sec) + (deb.tv_nsec) *
0.000000001);
    fprintf(merenja, "%f\n", t);

    printf("FILE : ");

```

```
for (i=0; i<FREKVENCIJA; i++) {
    fprintf(merenja, "%d\n", rezultat[i]);
}

fclose(merenja);
printf("OK\n");
return 0;
}
```

Primer za rad iz Phytona:

```
"""
import spidev
import time

#Uspostavljanje SPI konekcije preko Bus 0, Device 0
spi = spidev.SpiDev()
spi.open(0, 0)

def get_adc(channel):
    #Izvodimo SPI transakciju i smeĳtamo dobijene bitove u
    'rr'
    rr = spi.xfer([1, (8+channel)<<4, 0])
    #Filter data bits from returned bits
    adcout = ((rr[1]&3) << 8) + rr[2]
    #Return value from 0-1023
    return adcout

while True:
    print get_adc(0)
    time.sleep(1)
..."
```

Dodatak 2.

Deo install.sh Bash skripte koji generiše instalaciju, postavljanje i pokretanje pqBench test-a. Kod je javno dostupan i preuzet je sa OpenBenchmarking.org web sajta (pts/pgbench-1.5.2 - 08 Oktobar 2015)

install.sh:

```

....
cd postgresql-${version}
./configure --prefix=$HOME/pg_ --without-readline --without-
zlib
make -j $NUM_CPU_JOBS
make -C contrib/pgbench all
echo $? > ~/install-exit-status
make install
make -C contrib/pgbench install
cd ..
rm -rf postgresql-${version}/
rm -rf pg_/doc/

# initialize database with encoding and locale
$HOME/pg_/bin/initdb -D $HOME/pg_/data/db --encoding=SQL_ASCII
--locale=C

echo "#!/bin/sh
PGDATA=$HOME/pg_/data/db/
PGPORT=7777
export PGDATA
export PGPORT
# start server
pg_/bin/pg_ctl start -o '-c checkpoint_segments=8 -c
autovacuum=false'
# wait for server to start
sleep 10

# create test db
pg_/bin/createdb pgbench

# set up tables
case $1 in
  "BUFFER_TEST")
    SCALING_FACTOR=`echo "\${SYS_MEMORY} * 0.003\" | bc`
    ;;
  "MOSTLY_CACHE")
    SCALING_FACTOR=`echo "\${SYS_MEMORY} * 0.03\" | bc`
    ;;
  "ON_DISK")
    SCALING_FACTOR=`echo "\${SYS_MEMORY} * 0.3\" | bc`
    ;;
esac

```



```

pg_/bin/pgbench -i -s \${SCALING_FACTOR} pgbench

case \${2} in
  "SINGLE_THREAD")
    PGBENCH_ARGS="\-c 1\"
    ;;
  "NORMAL_LOAD")
    PGBENCH_ARGS="\-j \${NUM_CPU_CORES} -c
\${((\${NUM_CPU_CORES}*4))}\"
    ;;
  "HEAVY_CONTENTION")
    PGBENCH_ARGS="\-j \${((\${NUM_CPU_CORES}*2))} -c
\${((\${NUM_CPU_CORES}*32))}\"
    ;;
esac

case \${3} in
  "READ_WRITE")
    PGBENCH_MORE_ARGS=""
    ;;
  "READ_ONLY")
    PGBENCH_MORE_ARGS="\-S\"
    ;;
esac

# run the test
pg_/bin/pgbench \${PGBENCH_ARGS} \${PGBENCH_MORE_ARGS} -T 60
pgbench >\${LOG_FILE} 2>&1
...“

openbenchmarking.org
results-definition.xml:

<?xml version="1.0"?>
<!--Phoronix Test Suite v6.0.0m2-->
<PhoronixTestSuite>
  <ResultsParser>
    <OutputTemplate>tps = #_RESULT_# (excluding connections
establishing) TPS</OutputTemplate>
    <LineHint>excluding connections establishing</LineHint>
  </ResultsParser>
</PhoronixTestSuite>

openbenchmarking.org
test-definition.xml:

<?xml version="1.0"?>
<!--Phoronix Test Suite v6.0.0m2-->
<PhoronixTestSuite>
  <TestInformation>
    <Title>PostgreSQL pgbench</Title>

```

```

    <AppVersion>9.4.3</AppVersion>
    <Description>This is a simple benchmark of PostgreSQL
using pgbench.</Description>
    <ResultScale>TPS</ResultScale>
    <Proportion>HIB</Proportion>
    <Executable>pgbench</Executable>
    <TimesToRun>3</TimesToRun>
</TestInformation>
<TestProfile>
    <Version>1.5.2</Version>
    <SupportedPlatforms>Linux, MacOSX, BSD,
Solaris</SupportedPlatforms>
    <SoftwareType>Benchmark</SoftwareType>
    <TestType>System</TestType>
    <License>Free</License>
    <Status>Verified</Status>
    <ExternalDependencies>build-
utilities</ExternalDependencies>
    <EnvironmentSize>990</EnvironmentSize>
    <ProjectURL>http://www.postgresql.org/</ProjectURL>
    <InternalTags>SMP</InternalTags>
    <Maintainer>Michael Larabel</Maintainer>
</TestProfile>
<TestSettings>
    <Option>
        <DisplayName>Scaling</DisplayName>
        <Identifier>scaling-factor</Identifier>
        <ArgumentPrefix></ArgumentPrefix>
        <ArgumentPostfix></ArgumentPostfix>
        <DefaultEntry>0</DefaultEntry>
        <Menu>
            <Entry>
                <Name>Buffer Test</Name>
                <Value>BUFFER_TEST</Value>
                <Message></Message>
            </Entry>
            <Entry>
                <Name>Mostly RAM</Name>
                <Value>MOSTLY_CACHE</Value>
                <Message></Message>
            </Entry>
            <Entry>
                <Name>On-Disk</Name>
                <Value>ON_DISK</Value>
                <Message></Message>
            </Entry>
        </Menu>
    </Option>
    <Option>
        <DisplayName>Test</DisplayName>
        <Identifier>run-test</Identifier>

```

```
<ArgumentPrefix></ArgumentPrefix>
<ArgumentPostfix></ArgumentPostfix>
<DefaultEntry>0</DefaultEntry>
<Menu>
  <Entry>
    <Name>Single Thread</Name>
    <Value>SINGLE_THREAD</Value>
    <Message></Message>
  </Entry>
  <Entry>
    <Name>Normal Load</Name>
    <Value>NORMAL_LOAD</Value>
    <Message></Message>
  </Entry>
  <Entry>
    <Name>Heavy Contention</Name>
    <Value>HEAVY_CONTENTION</Value>
    <Message></Message>
  </Entry>
</Menu>
</Option>
<Option>
  <DisplayName>Mode</DisplayName>
  <Identifier>run-mode</Identifier>
  <ArgumentPrefix></ArgumentPrefix>
  <ArgumentPostfix></ArgumentPostfix>
  <DefaultEntry>0</DefaultEntry>
  <Menu>
    <Entry>
      <Name>Read Write</Name>
      <Value>READ_WRITE</Value>
      <Message></Message>
    </Entry>
    <Entry>
      <Name>Read Only</Name>
      <Value>READ_ONLY</Value>
      <Message></Message>
    </Entry>
  </Menu>
</Option>
</TestSettings>
</PhoronixTestSuite>
```

Dodatak 3

Rezultati merenja performansi storage pod sistema korišćenjem dd Linux komande.

1. Raspberry Pi3 (Rpi2) *USB2.0

Direct disk read/write benchmark

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 29,2029 s, 18,4 MB/s

536870912 bytes (537 MB) copied, 32,0455 s, 16,8 MB/s

536870912 bytes (537 MB) copied, 28,2966 s, 19,0 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 22,8346 s, 23,5 MB/s

536870912 bytes (537 MB) copied, 22,9871 s, 23,4 MB/s

536870912 bytes (537 MB) copied, 22,8737 s, 23,5 MB/s

2. Odroid XU4

uSD Samsung Evo 32GB UHCI/c10 on USB3.0

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 27.5695 s, 19.5 MB/s

536870912 bytes (537 MB) copied, 26.3273 s, 20.4 MB/s

536870912 bytes (537 MB) copied, 26.8078 s, 20.0 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 14.7691 s, 36.4 MB/s

536870912 bytes (537 MB) copied, 14.774 s, 36.3 MB/s

536870912 bytes (537 MB) copied, 14.7762 s, 36.3 MB/s

3. Odroid XU4

eMMC v5 64GB

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 6.37167 s, 84.3 MB/s

536870912 bytes (537 MB) copied, 6.57006 s, 81.7 MB/s

536870912 bytes (537 MB) copied, 6.24742 s, 85.9 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 3.85135 s, 139 MB/s

536870912 bytes (537 MB) copied, 3.85087 s, 139 MB/s

536870912 bytes (537 MB) copied, 3.85282 s, 139 MB/s

4. PC Toshiba Satellite A500 - Intel C2D-2GHz

SATA2-USB3/eSATA HDD 250GB 16MB 5400rpm

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 19,1232 s, 28,1 MB/s

536870912 bytes (537 MB) copied, 18,9599 s, 28,3 MB/s

536870912 bytes (537 MB) copied, 18,8113 s, 28,5 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 13,998 s, 38,4 MB/s

536870912 bytes (537 MB) copied, 14,0677 s, 38,2 MB/s

536870912 bytes (537 MB) copied, 14,0203 s, 38,3 MB/s

5. PC AMD XP 3400 - Pentium 4 class- 2.3GHz

SATA1- HDD 500GB 16MB 7200rpm

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 10,9373 s, 49,1 MB/s

536870912 bytes (537 MB) copied, 11,3114 s, 47,5 MB/s

536870912 bytes (537 MB) copied, 11,4526 s, 46,9 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 11,4809 s, 46,8 MB/s

536870912 bytes (537 MB) copied, 11,3604 s, 47,3 MB/s

536870912 bytes (537 MB) copied, 11,4051 s, 47,1 MB/s

6. PC AMD P2 X6 1055T - Phenom 6x Core - 2.8GHz -8GB DDR3-1600

SATA3 -HDD 1TB 32/64MB 7200rpm

Write command: `dd if=/dev/zero of=test oflag=direct bs=8M count=64`

536870912 bytes (537 MB) copied, 5,46964 s, 98,2 MB/s

536870912 bytes (537 MB) copied, 5,24991 s, 102 MB/s

536870912 bytes (537 MB) copied, 5,18609 s, 104 MB/s

Read command: `dd if=test of=/dev/null iflag=direct bs=8M`

536870912 bytes (537 MB) copied, 5,04998 s, 106 MB/s

536870912 bytes (537 MB) copied, 5,13122 s, 105 MB/s

536870912 bytes (537 MB) copied, 5,06238 s, 106 MB/s

Dodatak 4.

OpenCL kod za prenos int32 vrednosti vektora veličine od 16k do 16M elemenata.

```

/*
 * This confidential and proprietary software may be used only as
 * authorised by a licensing agreement from ARM Limited
 * (C) COPYRIGHT 2013 ARM Limited
 * ALL RIGHTS RESERVED
 * The entire notice above must be reproduced on all authorised
 * copies and copies may only be made to the extent permitted
 * by a licensing agreement from ARM Limited.
 */

/* Ovak Kod je modifikovana verzija koda kompanije ARM
 * kao takva može se koristiti u prezentacione i akademske svrh.
 * Iz poštovanja prema prvobitnom autoru podržavamo pravo da se komentar
 * kompanije ARM Limited prenosi i da dalje važi.
 */

#include "common.h"
#include "image.h"

#include <CL/cl.h>
#include <iostream>

using namespace std;

/**
 * \brief Basic integer array addition implemented in OpenCL.
 * \details A sample which shows how to add two integer arrays and store
 the result in a third array.
 * The main calculation code is in an OpenCL kernel which is
 executed on a GPU device.
 * \return The exit code of the application, non-zero if a problem
 occurred.
 */
int main(void)
{
    cl_context context = 0;
    cl_int korak = 0; //definišemo početno stanje koraka od 16k do 16M
    cl_command_queue commandQueue = 0;
    cl_program program = 0;
    cl_device_id device = 0;
    cl_kernel kernel = 0;
    int numberOfMemoryObjects = 3;
    cl_mem memoryObjects[3] = {0, 0, 0};
    cl_int errorNumber;

    if (!createContext(&context))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to create an OpenCL context. " << __FILE__ << ":" <<
__LINE__ << endl;
        return 1;
    }

    if (!createCommandQueue(context, &commandQueue, &device))
    {

```

```

        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to create the OpenCL command queue. " << __FILE__
<< ":" << __LINE__ << endl;
        return 1;
    }

    if (!createProgram(context, device, "assets/hello_world_opencl.cl",
&program))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to create OpenCL program." << __FILE__ << ":" <<
__LINE__ << endl;
        return 1;
    }

    kernel = clCreateKernel(program, "hello_world_opencl", &errorNumber);
    if (!checkSuccess(errorNumber))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to create OpenCL kernel. " << __FILE__ << ":" <<
__LINE__ << endl;
        return 1;
    }

    for (int blocks = 0; i < 12; i++) //definišemo broj koraka za 2^block
    {
        korak = 2^(14+block); //definišemo blokove veličina od 16k do
16M elemenata
        /* [Setup memory] */
        /* Number of elements in the arrays of input and output data. */
        cl_int arraySize = korak; // definišemo veličinu vektora

        /* The buffers are the size of the arrays. */
        size_t bufferSize = arraySize * sizeof(cl_int);

        /*
        * Ask the OpenCL implementation to allocate buffers for the data.
        * We ask the OpenCL implemenation to allocate memory rather than
allocating
        * it on the CPU to avoid having to copy the data later.
        * The read/write flags relate to accesses to the memory from
within the kernel.
        */
        bool createMemoryObjectsSuccess = true;

        memoryObjects[0] = clCreateBuffer(context, CL_MEM_READ_ONLY |
CL_MEM_ALLOC_HOST_PTR, bufferSize, NULL, &errorNumber);
        createMemoryObjectsSuccess &= checkSuccess(errorNumber);

        memoryObjects[1] = clCreateBuffer(context, CL_MEM_READ_ONLY |
CL_MEM_ALLOC_HOST_PTR, bufferSize, NULL, &errorNumber);
        createMemoryObjectsSuccess &= checkSuccess(errorNumber);

        memoryObjects[2] = clCreateBuffer(context, CL_MEM_WRITE_ONLY |
CL_MEM_ALLOC_HOST_PTR, bufferSize, NULL, &errorNumber);
        createMemoryObjectsSuccess &= checkSuccess(errorNumber);

        if (!createMemoryObjectsSuccess)

```



```

    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to create OpenCL buffer. " << __FILE__ << ":"<<
__LINE__ << endl;
        return 1;
    }
    /* [Setup memory] */

    /* [Map the buffers to pointers] */
    /* Map the memory buffers created by the OpenCL implementation to
pointers so we can access them on the CPU. */
    bool mapMemoryObjectsSuccess = true;

    cl_int* inputA = (cl_int*)clEnqueueMapBuffer(commandQueue,
memoryObjects[0], CL_TRUE, CL_MAP_WRITE, 0, bufferSize, 0, NULL, NULL,
&errorNumber);
    mapMemoryObjectsSuccess &= checkSuccess(errorNumber);

    cl_int* inputB = (cl_int*)clEnqueueMapBuffer(commandQueue,
memoryObjects[1], CL_TRUE, CL_MAP_WRITE, 0, bufferSize, 0, NULL, NULL,
&errorNumber);
    mapMemoryObjectsSuccess &= checkSuccess(errorNumber);

    if (!mapMemoryObjectsSuccess)
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to map buffer. " << __FILE__ << ":"<< __LINE__
<< endl;
        return 1;
    }
    /* [Map the buffers to pointers] */

    /* [Initialize the input data] */
    for (int i = 0; i < arraySize; i++)
    {
        inputA[i] = i;
        inputB[i] = i;
    }
    /* [Initialize the input data] */

    /* [Un-map the buffers] */
    /*
    * Unmap the memory objects as we have finished using them from the
CPU side.
    * We unmap the memory because otherwise:
    * - reads and writes to that memory from inside a kernel on the
OpenCL side are undefined.
    * - the OpenCL implementation cannot free the memory when it is
finished.
    */
    if (!checkSuccess(clEnqueueUnmapMemObject(commandQueue,
memoryObjects[0], inputA, 0, NULL, NULL)))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Unmapping memory objects failed " << __FILE__ << ":"<<
__LINE__ << endl;
        return 1;
    }
}

```

```

        if (!checkSuccess(clEnqueueUnmapMemObject(commandQueue,
memoryObjects[1], inputB, 0, NULL, NULL)))
        {
            cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
            cerr << "Unmapping memory objects failed " << __FILE__ << ":" <<
__LINE__ << endl;
            return 1;
        }
        /* [Un-map the buffers] */

        /* [Set the kernel arguments] */
        bool setKernelArgumentsSuccess = true;
        setKernelArgumentsSuccess &= checkSuccess(clSetKernelArg(kernel, 0,
sizeof(cl_mem), &memoryObjects[0]));
        setKernelArgumentsSuccess &= checkSuccess(clSetKernelArg(kernel, 1,
sizeof(cl_mem), &memoryObjects[1]));
        setKernelArgumentsSuccess &= checkSuccess(clSetKernelArg(kernel, 2,
sizeof(cl_mem), &memoryObjects[2]));

        if (!setKernelArgumentsSuccess)
        {
            cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
            cerr << "Failed setting OpenCL kernel arguments. " << __FILE__
<< ":" << __LINE__ << endl;
            return 1;
        }
        /* [Set the kernel arguments] */

        /* An event to associate with the Kernel. Allows us to retrieve
profiling information later. */
        cl_event event = 0;

        /* [Global work size] */
        /*
        * Each instance of our OpenCL kernel operates on a single element
of each array so the number of
        * instances needed is the number of elements in the array.
        */
        size_t globalWorksize[1] = {arraySize};
        /* Enqueue the kernel */
        if (!checkSuccess(clEnqueueNDRangeKernel(commandQueue, kernel, 1,
NULL, globalWorksize, NULL, 0, NULL, &event)))
        {
            cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
            cerr << "Failed enqueueing the kernel. " << __FILE__ << ":" <<
__LINE__ << endl;
            return 1;
        }
        /* [Global work size] */

        /* Wait for kernel execution completion. */
        if (!checkSuccess(clFinish(commandQueue)))
        {
            cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
            cerr << "Failed waiting for kernel execution to finish. " <<
__FILE__ << ":" << __LINE__ << endl;

```

```

        return 1;
    }

    /* Print the profiling information for the event. */
    printProfilingInfo(event);
    /* Release the event object. */
    if (!checkSuccess(clReleaseEvent(event)))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed releasing the event object. " << __FILE__ <<
":" << __LINE__ << endl;
        return 1;
    }

    /* Get a pointer to the output data. */
    cl_int* output = (cl_int*)clEnqueueMapBuffer(commandQueue,
memoryObjects[2], CL_TRUE, CL_MAP_READ, 0, bufferSize, 0, NULL, NULL,
&errorNumber);
    if (!checkSuccess(errorNumber))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Failed to map buffer. " << __FILE__ << ":" << __LINE__
<< endl;
        return 1;
    }

    /* [Output the results] */
    /* Uncomment the following block to print results. */
    /*
    for (int i = 0; i < arraySize; i++)
    {
        cout << "i = " << i << ", output = " << output[i] << "\n";
    }
    */
    /* [Output the results] */

    /* Unmap the memory object as we are finished using them from the
CPU side. */
    if (!checkSuccess(clEnqueueUnmapMemObject(commandQueue,
memoryObjects[2], output, 0, NULL, NULL)))
    {
        cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
        cerr << "Unmapping memory objects failed " << __FILE__ << ":" <<
__LINE__ << endl;
        return 1;
    }

    /* Release OpenCL objects. */
    cleanUpOpenCL(context, commandQueue, program, kernel,
memoryObjects, numberOfMemoryObjects);
    } //kraj petlje za testiranje brzine kopiranja vektora različitih
veličina
}

```

Biografija