

Универзитет у Београду
Електротехнички факултет

НАСТАВНО-НАУЧНОМ ВЕЋУ

Предмет: Реферат о урађеној докторској дисертацији кандидаткиње Мирјане Стојиловић

Одлуком Наставно-научног већа Електротехничког факултета бр. 5024/07/3, донетом на 763. седници одржаној 11. јуна 2013. године, именовани смо за чланове Комисије за преглед, оцену и одбрану докторске дисертације кандидаткиње Мирјане Стојиловић под насловом

Метода пројектовања наменских програмабилних хардверских акцелератора

односно под насловом на синглеском

A method for designing domain-specific reconfigurable arrays

После прегледа достављене дисертације и других пратећих материјала, као и разговора са кандидаткињом, Комисија је сачинила следећи

РЕФЕРАТ

1. УВОД

1.1. Хронологија одобравања и израде дисертације

Кандидаткиња Мирјана Стојиловић уписала се школске 2007/2008. године на докторске академске студије, студијски програм Електротехника и рачунарство, модул Електроника. Пријаву докторске дисертације под насловом „Метода пројектовања наменских програмабилних хардверских акцелератора“ поднела је 5. децембра 2012. године. На седници Комисије за студије трећег степена Електротехничког факултета у Београду (у даљем тексту: ЕТФ) одржаној 11. децембра 2012. године констатовано је да је Мирјана Стојиловић пријавила докторску дисертацију под наведеним насловом, и у складу са Правилником о докторским студијама, Наставно-научном већу је предложена Комисија за оцену услова и прихватање теме у саставу: др Лазар Сарановац, ванредни професор ЕТФ, др Јелена Поповић Божовић, доцент ЕТФ, и др Растислав Струхарик, доцент, Универзитет у Новом Саду, Факултет техничких наука. За ментора дисертације је предложен др Лазар Сарановац. На седници Наставно-научног већа ЕТФ одржаној 18.

децембра 2012. године прихваћен је предлог Комисије за студије трећег степена и потврђена предложена Комисија за оцену услова и прихваташа теме, као и предложени ментор. На основу извештаја Комисије и пратеће документације, предложена тема је прихваћена на седници Наставно-научног већа одржаној 12. фебруара 2013. године, а 4. марта 2013. године прихваћена је и на Већу научних области техничких наука Универзитета у Београду. Кандидаткиња је урађену дисертацију поднела на преглед и оцену 28. маја 2013. године, а Наставно-научно веће је 11. јуна 2013. године именовало Комисију за преглед и оцену докторске дисертације у саставу: др Лазар Сарановац, ванредни професор ЕТФ, др Јелена Поповић Божовић, доцент ЕТФ, др Растислав Струхарик, доцент, Универзитет у Новом Саду, Факултет техничких наука, др Предраг Пејовић, редовни професор ЕТФ, и др Милан Поњавић, доцент ЕТФ.

1.2. Научна област дисертације

Дисертација се бави пројектовањем и анализом реконфигурабилних хардверских акцелератора за примену у наменским рачунарским системима. У ширем смислу дисертација припада научној области Техничких наука – електротехнике, а у ужем смислу области Електроника. За ментора докторске дисертације одређен је др Лазар Сарановац, ванредни професор Електротехничког факултета у Београду, због својих значајних доприноса у области примењене електронике у наменским рачунарским системима.

1.3. Биографски подаци о кандидаткињи

Мирјана Стојиловић је рођена у Земуну, Република Србија, 3. јануара 1983. године. Основну школу је завршила у Земуну, као ћак генерације. Потом је завршила Математичку гимназију у Београду, као носилац дипломе „Вук Караџић“. Током гимназијског школовања освајала је награде из физике на свим нивоима такмичења у земљи. Поред тога, завршила је и Нижу музичку школу Коста Манојловић у Земуну, одсек соло певања, у класи проф. Глигорић. Школске 2002/03. године уписала је Електротехнички факултет Универзитета у Београду. Дипломирала је на смеру за Електронику, пре рока, децембра 2006. године, са просечном оценом 9,90, и дипломским радом на тему „Пренос видео сигнала преко нисконапонске мреже“. Ментор дипломског рада је био др Лазар Сарановац, доцент. Дипломски рад је био резултат стручне праксе у компанији „Elsys“ у Београду.

Докторске студије на Електротехничком факултету Универзитета у Београду, смер Електроника, уписала је школске 2007/08. године. На студијама је положила све испите са просечном оценом 10,00. Током студија објавила је један рад у међународном часопису, приказала је дванаест радова на међународним конференцијама и четири рада на домаћим конференцијама. Од тих радова, пет радова на конференцији Телфор произашло је из истраживања на предметима које је полагала на докторским студијама. За рад „Design of antenna system for short-range wireless sensor network“, приказан на конференцији Телфор 2011, добила је награду „Блажко Мирчевски“ за најбољи рад младог аутора. У непосредној вези са докторском дисертацијом су четири рада из области пројектовања наменских програмабилних хардверских акцелератора: један рад објављен у међународном часопису и три рада приказана на међународним конференцијама, од чега је један рад приказан на једној од две најзначајније конференције у овој области у свету.

Члан је IEEE удружења у статусу пуноправног члана. Рецензент је међународног часописа „ACM Transactions on Design Automation of Electronic Systems“ (категорије M23), међународне конференције „Design Automation Conference“ из исте области као и докторска дисертација, као и конференције Телфор. Од јануара 2007. године до априла 2013. године радила је у Институту Михајло Пупин, на позицији истраживача и пројектанта наменских рачунарских система, где је, између осталог, учествовала на

међународном истраживачком пројекту „Advancing embedded system research in Serbia“ заједно са EPFL у Лозани, Швајцарска. Од маја 2013. године запослена је на University of Applied Sciences and Arts Western Switzerland, у Швајцарској, као научна сарадница на FP-7 пројекту STRUCTURES.

2. ОПИС ДИСЕРТАЦИЈЕ

2.1. Садржај дисертације

Докторска дисертација је написана на енглеском језику на 134 стране. Садржи осам поглавља, четрдесет и једну слику, седам табела и листу од осамдесет седам референци. Наслови поглавља су:

1. Увод,
2. Преглед стања и литературе у области
3. Опис методе за дизајн наменских програмабилних акцелератора,
4. Креирање колоне дводимензионалног низа,
5. Креирање низа,
6. Дизајн комуникационе мреже,
7. Експериментална евалуација, и
8. Закључак.

2.2. Кратак приказ појединачних поглавља

Прво поглавље уводи у мотив истраживања на тему реконфигурабилних хардверских акцелератора прилагођених карактеристикама апликацијских домена, тј. скупа апликација са сличним дијаграмима тока података. У овом поглављу је на детаљном примеру дата илустрација недостатака тренутно коришћених метода за дизајн реконфигурабилних хардверских акцелератора, које је, као што ће се потом видети, могуће превазићи коришћењем методе предложене у овој дисертацији. Напослетку, дат је сажет приказ преосталих поглавља дисертације.

У другом поглављу је дат преглед постигнутих резултата у овој и другим релевантним научним областима, као и поређење са резултатима рада презентованог у овој дисертацији. Истовремено, уведени су и описани термини коришћени у остатку текста.

Нова метода за дизајн реконфигурабилних хардверских акцелератора, која чини суштину ове дисертације, састоји се из неколико кључних корака. Треће поглавље је посвећено опису улоге сваког од њих, као увод у детаљније појединачне описе и анализе које потом следе.

Пошто је акцелератор пројектован у виду дводимензионалног низа сачињеног од рачунских оператора, први корак у његовом креирању се састоји у избору типа и редоследа оператора који чине једну колону низа. То је уједно и кључни корак ка обезбеђивању флексибилности и оптималне површине акцелератора. Четврто поглавље је посвећено алгоритмима за одређивање оптималне секвенце оператора у једној колони низа.

Пето поглавље описује поступак репликације претходно пројектоване секвенце оператора ради добијања дводимензионалног низа оператора одговарајуће величине.

Шесто поглавље описује метод пројектовања флексибилне и уједно ефикасне мреже за прослеђивање података између оператора. То је завршни корак у процесу пројектовања акцелератора. Додатно, описана је процедура мапирања дијаграма тока података произвољних апликација на хардверске ресурсе акцелератора (операторе и комуникациону мрежу), која је и имплементирана у виду рачунарског алата за пројектовање флексибилних хардверских акцелератора за задати скуп апликација.

Седмо поглавље је посвећено експерименталној евалуацији перформанси нових хардверских архитектура и поређењу са конкурентним решењима.

У последњем, осмом поглављу дата су закључна разматрања.

3. ОЦЕНА ДИСЕРТАЦИЈЕ

3.1. Савременост и оригиналност

Да би се унапредиле перформансе наменских система, најчешће се врши специјализација архитектуре процесора, односно додавање хардверских блокова, акцелератора, који су посебно пројектовани према карактеристикама апликације или скупа апликација које припадају истом апликационском домену. У контексту дизајна хардвера, апликационски домен се може дефинисати као скуп апликација са сличним дијаграмима тока података. На примеру апликација из дигиталне обраде сигнала, дијаграми тока података различитих *FFT* алгоритама су међусобно тополошки сличнији, него што су један дијаграм тока података неког *FFT* алгоритма и дијаграм неког од алгоритама за реализацију *FIR/IIR* филтрирања. Стога сви *FFT* алгоритми припадају једном, а сви алгоритми за *FIR/IIR* филтрирање другом апликационском домену.

Предмет истраживања ове дисертације су управо хардверски акцелератори, који омогућавају да се извршавање временски критичних, а честих, делова кода апликација измести из скупа операција које извршава сам процесор и препусти извршавању у посебно пројектованим акцелераторским блоковима. На пример, у дигиталним колима за обраду сигнала, која су присутна у уређајима који чине нашу свакодневицу (мобилни телефони, „паметни“ телефони, *laptop* и *notebook* рачунари), незаобилазни су вишеструки хардверски блокови за убрзање извршавања временски критичних делова апликационског кода, који заузимају значајан део површине самог чипа, а уз то нису флексибилни.

Најпознатије светске компаније у области *Electronic Design Automation* (ЕДА), Synopsis и Cadence, су недавно купиле две водеће фирме у области пројектовања специјализованих процесора – ARC International (2010) и Tensilica (2013), респективно. Исто тако је и Intel купио фирму Silicon Hive са жељом да побољша своја истраживања у наменским процесорским системима за обраду слике. Тиме је јасно показано да се област развоја интегрисаних кола креће у правцу масовног коришћења наменских процесорских система, као и да је неопходно радити на подршци у области аутоматизације процеса пројектовања наменских процесора. Пошто се ова докторска дисертација бави проблемом аутоматског пројектовања наменских хардверских акцелератора за примену управу у оваквим процесорским системима, може се констатовати да је тема веома актуелна.

Оригиналност рада презентованог у овој тези се огледа у новој методи за пројектовање наменских процесорских акцелератора, којом је омогућено контролисање нивоа флексибилности, реконфигурабилности, акцелератора. Највећи ниво флексибилности се постиже за улазни скуп апликација које припадају истом апликационском домену.

3.2. Осврт на референтну и коришћену литературу

Литература дата у списку референци садржи најважније радове из релевантних научних области. Велики број радова је новијег датума, што опет указује на актуелност ове проблематике. На основу обима коришћене литературе се може закључити да је кандидаткиња имала темељан увид у досадашње доприносе у овој и блиским научним областима. Језгро тезе и сви релевантни закључци до којих се у њој дошло, базирани су на научним радовима са рецензијом пре свега у реномираним и врхунским међународним часописима као што су *IEEE Transactions on Computer-Aided Design of Integrated Circuits and System* и *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*. Део референци упућује и на радове на најзначајним међународним конференцијама где се радови из области којом се бави дисертација најчешће и публикују.

3.3. Опис и адекватност примењених научних метода

Научне методе примењене у оквиру ове дисертације су дедукција, демонстрација и експериментална евалуација.

1. Извршена је идентификација релевантне литературе, прикупљање и обрада информација, као и дефинисање новог приступа у пројектовању наменских флексибилних хардверских акцелератора.
2. Реализован је рачунарски програм за аутоматско креирање хардверских акцелератора и естимацију перформанси.
3. Извршен је обиман скуп анализа перформанси новодобијених акцелератора, као и поређење са алтернативним решењима.

Комисија констатује да коришћене методе у потпуности одговарају проблему и циљевима докторске дисертације.

3.4. Применљивост остварених резултата

Као што је наведено у тачки 3.1, област развоја интегрисаних кола се креће у правцу све чешћег коришћења наменских процесорских система. Резултати остварени у овој тези су у директној вези са овом проблематиком. Самим тим, они су веома релевантни и могу, у блиској будућности, имати значајну практичну улогу у развоју нових генерација архитектура система на чипу. У оквиру дисертације је: развијен метод за анализу кода апликација и екстракцију карактеристика типичних за домен коме апликације припадају; развијен методе за пројектовање хардверских акцелератора на основу улазног скupa апликација из неког апликационског домена, тако да се обезбеди извршавање свих улазних апликација али и апликација које припадају истом домену а нису познате у фази пројектовања; развијен алат за аутоматско генерирање флексибилних акцелератора прилагођених карактеристикама апликационских домена. То даје могућност да се развијени алат примени на пројектовање акцелератора за разне апликационске домене, на пример, у обради слике, говора, видео сигнала и криптографији).

3.5. Оцена достигнутих способности кандидаткиње за самостални научни рад

Кандидаткиња је показала способност за самостални научни рад, почевши од систематизације и критичког осврта на постојеће методе, преко уочавања проблема, развоја оригиналних метода и алгоритама, и њихове практичне имплементације, све до приказивања постигнутих резултата у научним радовима.

4. ОСТВАРЕНИ НАУЧНИ ДОПРИНОС

4.1. Приказ остварених научних доприноса

Ова дисертација представља зачетак новог правца у процесу пројектовања хардверских акцелератора за процесоре, присутних у компактним и батеријски напајаним уређајима, где су брзина извршавања операција и мала потрошња струје критични захтеви. Њен главни научни допринос се огледа у развоју нове методе за аутоматско генерисање хардверских акцелератора прилагођених карактеристикама апликацијских домена, који су у значајној мери флексибилни, а при томе веома ефикасни по питању времена извршавања операција и потрошње струје. Додатни научни допринос је у реализованом рачунарском програму за аутоматско генерисање хардверске архитектуре акцелератора и евалуацију њихових перформанси ради поређења са перформансама алтернативних решења.

Од четири научна рада у вези са докторском дисертацијом, један је објављен у врхунском међународном часопису у области *Electronic Design Automation (EDA), IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, а један презентован на конференцији *Design, Automation & Test in Europe (DATE)*, једној од две водеће конференције у области аутоматизације просеца пројектовања интегрисаних кола у свету.

4.2. Критичка анализа резултата истраживања

Увидом у постављене хипотезе, циљеве истраживања и добијене резултате, може се констатовати да је кандидаткиња успешно одговорила на питања од значаја за решавање проблема дефинисаног предметом истраживања. Наиме, описана метода за пројектовање наменских хардверских акцелератора омогућава креирање акцелератора који су по својим перформансама прихватљиви компромис између најефикаснијих, али потпуно нефлексибилних, ASIC алтернатива, и крајње флексибилних, и уједно значајно мање ефикасних, FPGA алтернатива. Ови резултати имају значајну практичну вредност. Увидом у приложену литературу и рад кандидаткиње у међународном часопису, да се закључити да овде приказани алгоритми и методе чине окосницу једног посебног правца у области архитектуре процесора, те стога имају и значајну научну тежину.

4.3. Верификација научних доприноса

Кандидаткиња је објавила више радова у вези са темом докторске дисертације, чији су резултати директно ушли у дисертацију или су тесно везани са истраживањем у њој.

Категорија M22 (2012):

1. Stojilović, M., Novo, D., Saranovac, L., Brisk, P., Ienne, P.: "Selective flexibility: Creating domain specific reconfigurable arrays," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 32, no. 5, pp. 681–694, 2013. (IF=1.093, ISSN 0278-0070)

Категорија M33:

1. Schaefer, C., Stojilović, M., Saranovac, L.: "Analysis of impact of FPGA routing architecture parameters on area and delay," Proceedings of the 19th Telecommunications forum TELFOR 2011, Belgrade, Serbia, Nov. 2011, pp. 924–927.
2. Stojilović, M., Novo, D., Saranovac, L., Brisk, P., Ienne, P.: "Selective flexibility: Breaking the rigidity of datapath merging," Proceedings of the Design, Automation & Test in Europe Conference DATE12, Dresden, Germany, Mar. 2012, pp. 1543–1548.
3. Stojilović, M., Vujičić, D., Saranovac, L.: "Graph-based approaches for application mapping onto CGRAs", Proceedings of INFOTEH 2013, vol. 12, Mar. 2013, pp. 17–22.

5. ЗАКЉУЧАК И ПРЕДЛОГ

Докторска дисертација кандидаткиње Мирјане Стојиловић под насловом „Метода пројектовања наменских програмабилних хардверских акцелератора“ у целини је написана у складу са образложењем наведеним у пријави теме и садржи све битне елементе који се захтевају Правилником о докторским студијама Електротехничког факултета Универзитета у Београду.

Кандидаткиња Мирјана Стојиловић је у току свог образовања на Електротехничком факултету у Београду испунила све обавезе предвиђене Законом и правилима Електротехничког факултета у Београду за израду докторске дисертације. Резултате проистекле током рада на теми докторске дисертације објавила је у водећем међународном часопису у области аутоматизације процеса пројектовања интегрисаних кола и система и презентовала стручној јавности на међународним конференцијама.

У дисертацији је дат предлог нове архитектуре наменских реконфигурабилних хардверских акцелератора и пратеће методе за аутоматизацију процеса пројектовања таквих акцелератора. Показано је да је овом методом могуће креирање кола која су по својим перформансама прихватљиви компромис између најефикаснијих, али потпуно нефлексибилних, ASIC алтернатива, и крајње флексибилних, и уједно значајно мање ефикасних, FPGA алтернатива. Додатно, добијене акцелераторе карактерише висок ниво флексибилности када апликације за које су пројектовани припадају истом домену. Поред поменутог научног доприноса, у склопу дисертације је развијен рачунарски алат за аутоматско пројектовање наменских хардверских акцелератора. Комисија констатује да докторска дисертација садржи оригиналан и актуелан научни допринос у домену *Electronic Design Automation (EDA)*. Приказани резултати могу имати значајну практичну улогу у развоју нових генерација архитектура система на чипу.

Комисија сматра да докторска дисертација под насловом "Метода пројектовања наменских програмабилних хардверских акцелератора", кандидаткиње Мирјане Стојиловић, садржи оригиналне научне доприносе.

На основу претходног, Комисија констатује да је кандидаткиња Мирјана Стојиловић, дипломирани инжењер електротехнике, испунила све услове предвиђене Законом о високом образовању, Статутом и Правилником о докторским студијама Електротехничког факултета у Београду, те, са задовољством предлаже Наставно-научном већу Електротехничког факултета у Београду да овај реферат прихвати, и у складу са законском процедуром, Већу научних области техничких наука Универзитета у Београду, на коначно усвајање и давање одобрења кандидаткињи да приступи усменој одбрани.

У Београду, 12. августа 2013.

ЧЛАНОВИ КОМИСИЈЕ

др Лазар Сарановац, ванредни професор,
Универзитет у Београду - Електротехнички факултет

др Јелена Поповић Божовић, доцент,
Универзитет у Београду - Електротехнички факултет

др Растислав Струхарик, доцент,
Универзитет у Новом Саду - Факултет техничких наука

др Предраг Пејовић, редовни професор,
Универзитет у Београду - Електротехнички факултет

др Милан Попавић, доцент,
Универзитет у Београду - Електротехнички факултет